数字电子系统的抗干扰设计.docx

数字电子系统的抗干扰设计摘要：要紧描述了数字电子系统中不易解决的电源噪声干扰与传导干扰问题，并介绍了几种解决问题的途径与方法。关键词：电源；传导；干扰；抑制1引言每个电气工程师与电气工程技术人员都希望他所设计的设备工作可靠，不可能被其它设备干扰，也不可能干扰其它设备。但是，由于电气噪气与电磁干扰几乎无处不在，因此，我们设计的产品往往达不到这些目标。假如不能有效地解决这些问题，我们可能务必放弃这些项目或者者采取修修补补的办法，这样一来既浪费了我们投资项目的所有的时候问、资金与努力，又可能使产品性能大打折扣。二：通常在工作的开始就务必将干扰措施设计成产品。这通常包含四个步骤的过程：熟悉干扰的类型与来源干扰源：是指产生干扰的元件、设备或者信号，用数学语言描述：dudt,didt大的地方就是干扰源。如：继电器、雷电、电机、可控硅、高频时钟等都可能在设计电路时尽量消除或者减小这些干扰对系统的影响；设计线路板、导线的结构尽量消除这些问题，必要时，使用干扰抑制器件；(4)将系统分成模块调试，保证每个子系统组装正确无误、工作正常，在进行进一步组装前不可能有任何问题。通过一开始就正确地设计系统，经常提早完成任务，成本也较低。干扰通常有电源噪声干扰、空间干扰(即场干扰)与传导干扰。空间干扰都通过电磁波辐射窜人系统；传导干扰则通过与系统相连接的导线，如，以与前向通道与后向通道等进人系统；电源噪声干扰有过压、欠压、浪涌电压、尖峰电压等。2.1抗干扰设计的几个原则：即尽可能的减小干扰源的du/dt,di/dto这是抗干扰设计中最优先考虑与最重要的原则，常常会起到事半功倍的效果。减小干扰源的dudt要紧是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或者电阻与增加续流二极管来实现。抑制干扰源的常用措施如下：继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。在继电器接点两端并接火花抑制电路（通常是RC串联电路，电阻通常选几K到几十K,电容选O.OlixF）,减小电火花影响。给电机加滤波电路，注意电容、电感引线要尽量短。电路板上每个IC要并接一个0.OliXF0IlXF高频电容，以减SIC对电源的影响。高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效里No布线时避免90度折线，减少高频噪声发射。可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时会把可控硅击穿的）。2. 2切断传播途径：按干扰的传播路径可分为传导干扰与辐射干扰两类。所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声与有用信号的频带不一致，能够通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有的时候也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。通常解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离与在敏感器件上加蔽罩。2.3提高系统本身的抗干扰能力，降低系统对噪声的敏感程度。三数字电路的硬件抗干扰措施：1 .器件使用时的抗干扰措施器件的选择：关于数字集成电路，通常噪声容限越高，传输延时越大，其抗干扰性能越好，因此，CMOS要比1VrL集成电路的抗干扰性能好。负载的操纵：当某种集成电路输出所带的负载电路超过规定的扇出时，会使电路输出的高电平值降低，低电平值升高，从而导致电路的噪声容限降低，容易受干扰影响。因此在器件使用时应注意控制电路的输出负载不要超过所规定的扇出，并应尽量留有余地。空端的处理：关于不用的集成电路输入与操纵端，容易通过分布电容进入端子对电路产生干扰。因此，不用的输入与操纵端应接上合适的逻辑电平。2 .电路设计时的抗干扰措施电路状态转换引起的振荡及其抑制：通常IVrL与CMOS电路在状态转换瞬间，会成为一个具有很高增益的放大器。当输入波形在阀值邻近有缓慢变化或者很小波动时，就会被放大，使输出波形的沿产生很大振荡。这种振荡造成下级电路的误触发。抑制这种干扰的办法有两种，一是对输入波形前后沿时间较长的信号应加一级斯密特电路整形，将输入波形的前后沿变陡；二是避免利用微分电路直接产生脉冲作触发信号。电路延迟不一致引起的毛刺及其消除：由于信号经各支路传输的延时不一致，逻辑运算后会产生“毛刺”，形成干扰。能够在电路中使用滤波、时间选通与同步逻辑操纵等方法来消除。滤波法，由于“毛刺”干扰的频率较高，脉宽要比信号脉宽窄得多，所以利用RC积分电路可有效地将脉宽较窄的毛刺滤除。时间选通法，即是使用延迟电路，单稳或者双稳电路构成时间选通电路，对输入有用波形进行抽样来消除“毛刺”干扰。同步操纵法，使用同步时序，使电路状态的翻转由一个脉冲触发，从而避免电路因传输延迟不一致而产生的“毛刺”。总线切换操纵引起的浮动及其克服：在微处理机及类似数字电路中，当数据DA与数据DB分别通过总线驱动器A与B上数据总线时，往往因驱动器A与B的操纵信号CA、CB在逻辑上反相（存在一个门延时的切换时差）或者存在明显的切换时差，这样，操纵信号CA变高时，操纵信号CB还没变低（或者者相反），因此造成驱动器A、B都为三态，从而在这个瞬间总线呈高阻，容易耦合干扰或者处于不稳固的浮动状态。克服这种现象，除了要求操纵信号切换时间严格外，通常可在总线上加所谓的吊高电阻，即在总线到电源之间加接电阻（3-10KQ）,使总线在操纵信号切换瞬间处于稳固的高电位，从而增强总线的抗干扰能力。3 .印制板设计时的抗干扰措施在印制板上，由于用作电路电源线、地线与信号线的印制线条具有一定的阻抗，电源线上会因电路状态改变而产生脉动干扰；地线上会造成电路间的公共阻抗耦合；信号线之间因电容耦合（静电感应）与电感耦合（电磁感应）造成串扰；稍长一些的印制线还会对高速电路产生反射干扰等。电源线路的脉动干扰与去耦措施要有效地抑制脉动干扰及其耦合，措施是加去耦电容。去耦电容分两种，即印制板的去耦电容与芯片的去耦电容。前者加在每块印制板的电源输入端与地之间，作用是抑制板之间的脉动干扰传导。通常使用（10IoOt）的电解电容，在高频或者高速电路中，还应在电解电容上并联一个0.1Vt的小电容，这是由于电解电容有内部电感难以滤除高频。后者加在每块或者每隔几块集成电路的电源与地之间，其作用是向芯片提供瞬时突变电流。通常用（0OOl-0.1Vt）的云母或者陶瓷电容。需要指出，芯片去耦电容的接法十分重要，正确的接法应使去耦电容与芯片所包围的面积保持最小，否则起不了去耦作用。（2）PCB电路板设计抗干扰措施印刷板图设计中应注意下列几点：从焊接面看，组件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，便于生产中的检查，调试及检修；各组件排列、分布要合理与均匀,力求整齐、结构严谨的工艺要求；电阻、二极管的放置方式分为平放与竖放两种。四：一些常见的干扰及抗干扰措施：1空间干扰的产生及抗干扰措施在数字电子系统（如，计算机与利用微处理器的设备）中，数据快速传输与处理产生的信号有很高的重复频率与脉冲上升时间，因此，高频谐波非常显著，短导线与电缆与印制电路上的导体都是有效的辐射体；另外，被控功率器件也产生能量较大的空间干扰；其它设备产生的电磁辐射作用于电缆与印制电路上的导体也可产生干扰。只是空问干扰可用良好的屏蔽与正确接地、高频滤波加以解决，故数字电子系统中应重点防止供电系统与过程通道的干扰.2供电系统的电源干扰及抗干扰措施任何电源及输电线路都存在内阻，正是这些内阻才引起了电源的噪声干扰。假如没有内阻存在，不管何种噪声都会被电源短路汲取，在线路中不可能建立起任何干扰电压。数字电子系统中最重要、同时危害最严重的干扰来源于电源的污染。随着大工业迅速进展，电源污染问题13趋严重。经对电源检测发现，在某些大功率耗电设备的电网中，经常能够检测到在50周正弦波上叠加有很多N多伏的尖峰电压。过压、欠压、停电的危害是显而易见的，轻则使系统运行特殊,重则损坏系统。解决的办法是电源中加人交流稳压器，用来保证供电的稳固性，防止电源系统的过压与欠压，有利于提高整个系统的可靠性。应付暂短时间的停电则配置不问断电源UPS。浪涌与下陷电压或者电流在短时间内超出容许值，假如幅度过大也会毁坏系统。即使变化不大(±10%±15%),直接使用不一定会毁坏系统，但由于电源系统中接有反应迟缓的磁饱与或者电子交流稳压器等器件，往往会在这些变化点邻近产生振荡，由此造成的振荡能产生士30%±40%的电源变化，而使系统无法工作,解决的办法是使用快速响应的交流电源调压器。半周过欠压通过磁饱与或者电子交流稳压器后输出端也会产生振荡，解决办法与上相同。尖峰电压持续时间很短，通常不可能毁坏系统，但对微机系统正常运行危害很大，会造成逻辑功能紊乱，甚至冲坏原程序。解决问题的一种方法是使用浪涌汲取器，这个特殊的单元包含金属氧化物压敏电阻器，碳化硅压敏电阻器、齐纳二级管、气体放电管等办法。另一种方法是使用具有噪声抑制能力的交流电源调节器或者隔离开关电源模块。电源中的整流器导通时产生电压尖峰，截止时产生电流尖峰，能够使用软恢复整流器或者高额定电压与电流整流器。其它能够使用的方法有，限制通过整流器的电流，降低整流器电流变化的速率，或者用高质量旁路电容器汲取尖峰。肖特基二级管整流器则需使用RC缓冲器，防止整流器截止时出现振铃。高频噪声通过变压器要紧不是靠初次级线圈的互感耦合，而是靠初、次级间寄生电容耦合的。因此，隔离变压器的初级与次级之间均用屏蔽层隔离。减少其分布电容，提高抗共模干扰的能力，能够有效抑制高频噪声。另外，由谐波频谱分析可知，电源系统的干扰源大部分是高次谐波，因此，使用低通滤波让50周市电基波通过，滤去高次谐波，以改善电源波形。在低压下，当滤波电路载有大电流时，宜使用小电感与大电容构成的滤波网络；当滤波电路处于高压下工作时，则应使用小电容与同意的最大电感构成的滤波网络。在整流电路之后使用双T滤波器，以消除50HZ工频干扰，其优点是结构简单，对固定频率的滤波效果好。在每块系统功能模块上使用分散独立功能块供电，每个功能块单独对电压过载进行保护，不可能因某块稳压电源故障而使整个系统破坏，而且也减少了公共阻抗的相互耦合与与公共电源的相互耦合，大大提高了供电的可靠性，也有利于电源散热。在电源配置中还能够采取下列措施：利用反激变换器的开关稳压电源，在反激时把输人的干扰信号抑制掉；使用频谱均衡法原理制成的干扰抑制器，把干扰的瞬变能量转换成多种频率能量，达到均衡目的。它的明显优点是抗电网瞬变干扰能力强，很适宜于微机实时操纵系统。3过程通道的干扰及抗干扰措施数字电子系统过程通道干扰通过与主机相联的前向通道、后向通道及与其它主机的相互信息传输通道进人。在过程通道的设计中假设电阻、电容与电感是线性的。然而，在实际中所有的器件都有寄生电阻、寄生电容、寄生电感。这些寄生参数在低频时通常无关紧要，但是在高频时这些器件阻抗发生偏移从而产生自谐振。为了避免较大的阻抗偏移，我们要使这些器件的谐振频率远高于电路的工作频率。在过程通道中长线传输的干扰是要紧因素之一。随着系统主振频率愈来愈高，过程通道的长线传输愈来愈不可避免。比如，按照经验公式计算，当计算机主振频率为IMHZ时，传输大于O.5m或者主振为4MHz时，传输线大于0.3m,即作为长线传输处理。数字电子系统中，传输线上的信息多为脉冲波，它在传输线上传输时会出现延时、畸变、衰减、与通道干扰。为了保证长线传输的可靠性，要紧措施有光电耦合隔离、双绞线传输等。光电耦合隔离措施使用光电耦合器（以后简称光耦）能够将主机与前向、后向与其它主机部分切断电路的联系，能有效地防止干扰从过程通道进人主机。光耦的要紧优点是能有效地抑制尖峰脉冲及各种噪声干扰，从而使过程通道上的信噪比大大提高。光耦具有很强的抗干扰能力，这是由于：光耦的输人阻抗很小，而干扰源内阻则很大，因此，能分压到光电耦合器输入端的噪声很小；(b)干扰噪声虽有较大的电压幅度，但能量小，只能形成微弱电流，而光耦输人部分的发光二极管是在电流状态下工作，由于干扰信号不能产生足够的电流而被抑制；(C)光电耦是在密封条件下实现输人与输出的光耦合，因此，不可能受到外界的光干扰；(d)输入与输出间的分布电容极小，通常为本0.52PF,而且绝缘电阻很大，因此，干扰很难通过光耦传送到另一边。另外，光耦去掉了长线两端的公共地，不仅有效消除了各逻辑电路的电流流经公共地时所产生的噪声电压相互窜扰，而且也有效地解决了长线驱动与阻抗匹配等问题，同时也能够防止受控设备短路时保护系统不受损坏。双绞线传输在微机实时系统的长线传输中，双绞线是较常用的一种传输线。与同轴电缆相比，尽管频带较差，但波阻抗高、抗共模噪声能力强。双绞线能使各个小环路的电磁感应干扰相互抵消；其分布电容为几十皮法，距离信号源近，可起到积分作用，故双绞线对电磁场具有一定抑制效果，但对接地与节距有一定要求。另外，在接指示灯、继电器等时，也要使用双绞线，但由于这些电路中的电流比信号电流大很多，因此，这些电路应远离信号电路。在数字信号传递的长线传输中，根据传送距离不一致，双绞线使用方法不一致。当传送距离在5m下列时,发送、接收端装负载电阻，若发射侧为集电极开路型，接收侧的集成电路用施密特型（阴极耦合双稳态多谐振荡器式），则抗干扰能力更强些。当作远距离传送数据，或者通过噪声大的区域时，可使用平衡输出的驱动器与平衡输入的接收器。发送、接收信号端都有末端电阻；选用的双绞线也须阻抗匹配合适。当双绞线与光电耦合器联合使用时，假如在光电耦合器的光敏晶体管的基极上接有电容（数PF一0.01）及电阻（1020Mi）,且后面跟接施密特型集成电路，则会大大加强抗振荡与抗噪声的能力。五：数字电路的软件抗干扰措施数据传送中的抗干扰技术是将一个时间单元内传送的一个数据，改为相同的数据一个时间单元内传送三次，接收数据后进行比较。假如三次接收的数据相一致，则说明三次接收的数据场未被干扰，数据传输正确；若不一致，则说明有干扰，需重要输入数据。计算机认可一次数据后，分析装置将停止这一数据的继续输出，直到下一个时间单元开始，再送出新的数据。在采集模拟信号时，除了使用硬件抗干扰措施外，还能够使用数字滤波技术进一步将瞬变干扰的影响降低。数字滤波是使用某种算法，滤去采集到的数据中受干扰影响的数据。数字滤波的算法很多，其中使用n次排队取中值的算法来抑制干扰，瞬变干扰的维持时间通常在35ms,因此模拟数据的采样周期T能够设置为大于35s,连续采样多次，从所得的一组数据中去掉被认为是由于瞬变干扰所形成的数据，取剩余数据的平均值，得到与实际结果相近的数据。这种算法的示意图见图1所示。一组数据财个S1敦据来样过程参考文献：1何立民MCS-51单片机应用系统设计M.北京：北京航空航天大学出版社，1990.2余永权.单片机应用系统的功率接口技术M.北京：北京航空航天大学出版社，1992.摘要：抗干扰对数字电路尤为重要，也是决定其工作性能的关键因素。本文从干扰产生的原因入手，研究了如何在硬件与软件上对数字电路采取抗干扰措施。关键词：数字电路抗干扰措施一.干扰的种类及其产生的原因任何硬件电路的设计都要考虑到电磁干扰的影响。为了防止与抑制干扰，通常应从三个方面进行考虑：抑制噪声源，从根本上消除或者尽可能抑制干扰的产生；消除噪声源与受扰系统之间的电磁噪声耦合与辐射，切断干扰的传播途径，或者使干扰在传播中尽快衰减；提高系统本身抗干扰的能力，降低系统对电磁噪声的敏感程度。高速数字电路的干扰要紧来源于微处理器、静电的释放、发送器及瞬态的电源元件、交流电源与闪电等。在含有微处理器数字系统中，时钟电路是最大的宽带噪声源，其噪声分布在整个频带内。当半导体速度加快与频率升高时，这些电路能产生高达300MZ的谐振干扰，因此务必将其滤掉。过渡干扰：逻辑电路在动态工作时，因逻辑元件传输时间影响而引起的内部干扰为过渡干扰。线间串扰：是由邻近信号线感应产生的干扰。辐射干扰：由于空间电磁波的辐射而引入的干扰。两平行线间的电磁波串扰就属于辐射干扰。电气干扰：是指出现子数字电路操纵装置的信号线上的各类有害信号，其危害在于使正确信号发生畸变，破坏系统的正常工作或者使系统出现随机性故障，降低系统的可靠性。可分为外部干扰与内部干扰两大类。二、数字电路的硬件抗干扰措施1.器件使用时的抗干扰措施器件的选择：关于数字集成电路，通常噪声容限越高，传输延时越大，其抗干扰性能越好，因此，CMOS要比1VrL集成电路的抗干扰性能好。负载的操纵：当某种集成电路输出所带的负载电路超过规定的扇出时，会使电路输出的高电平值降低，低电平值升高，从而导致电路的噪声容限降低，容易受干扰影响。因此在器件使用时应注意控制电路的输出负载不要超过所规定的扇出，并应尽量留有余地。空端的处理：关于不用的集成电路输入与操纵端，容易通过分布电容进入端子对电路产生干扰。因此，不用的输入与操纵端应接上合适的逻辑电平。2.电路设计时的抗干扰措施电路状态转换引起的振荡及其抑制：通常IVrL与CMOS电路在状态转换瞬间，会成为一个具有很高增益的放大器。当输入波形在阀值邻近有缓慢变化或者很小波动时，就会被放大，使输出波形的沿产生很大振荡。这种振荡造成下级电路的误触发。抑制这种干扰的办法有两种，一是对输入波形前后沿时间较长的信号应加一级斯密特电路整形，将输入波形的前后沿变陡；二是避免利用微分电路直接产生脉冲作触发信号。电路延迟不一致引起的毛刺及其消除：由于信号经各支路传输的延时不一致，逻辑运算后会产生“毛刺”，形成干扰。能够在电路中使用滤波、时间选通与同步逻辑操纵等方法来消除。滤波法，由于“毛刺”干扰的频率较高，脉宽要比信号脉宽窄得多，所以利用RC积分电路可有效地将脉宽较窄的毛刺滤除。时间选通法，即是使用延迟电路，单稳或者双稳电路构成时间选通电路，对输入有用波形进行抽样来消除“毛刺”干扰。同步操纵法，使用同步时序,使电路状态的翻转由一个脉冲触发，从而避免电路因传输延迟不一致而产生的“毛刺”。总线切换操纵引起的浮动及其克服：在微处理机及类似数字电路中，当数据DA与数据DB分别通过总线驱动器A与B上数据总线时，往往因驱动器A与B的操纵信号CA、CB在逻辑上反相（存在一个门延时的切换时差）或者存在明显的切换时差，这样，操纵信号CA变高时，操纵信号CB还没变低（或者者相反），因此造成驱动器A、B都为三态，从而在这个瞬间总线呈高阻，容易耦合干扰或者处于不稳固的浮动状态。克服这种现象，除了要求操纵信号切换时间严格外，通常可在总线上加所谓的吊高电阻，即在总线到电源之间加接电阻（310KQ）,使总线在操纵信号切换瞬间处于稳固的高电位，从而增强总线的抗干扰能力。3.印制板设计时的抗干扰措施在印制板上，由于用作电路电源线、地线与信号线的印制线条具有一定的阻抗，电源线上会因电路状态改变而产生脉动干扰；地线上会造成电路间的公共阻抗耦合；信号线之间因电容耦合（静电感应）与电感耦合(电磁感应)造成串扰；稍长一些的印制线还会对高速电路产生反射干扰等。电源线路的脉动干扰与去耦措施要有效地抑制脉动干扰及其耦合，措施是加去耦电容。去耦电容分两种，即印制板的去耦电容与芯片的去耦电容。前者加在每块印制板的电源输入端与地之间，作用是抑制板之间的脉动干扰传导。通常使用(10100t")的电解电容，在高频或者高速电路中，还应在电解电容上并联一个0.1Vt的小电容，这是由于电解电容有内部电感难以滤除高频。后者加在每块或者每隔几块集成电路的电源与地之间，其作用是向芯片提供瞬时突变电流。通常用(0OOl-0.1Vt)的云母或者陶瓷电容。需要指出，芯片去耦电容的接法十分重要，正确的接法应使去耦电容与芯片所包围的面积保持最小，否则起不了去耦作用。(2)PCB电路板设计抗干扰措施印刷板图设计中应注意下列几点：从焊接面看，组件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，便于生产中的检查，调试及检修；各组件排列、分布要合理与均匀,力求整齐、结构严谨的工艺要求；电阻、二极管的放置方式分为平放与竖放两种。三、数字电路的软件抗干扰措施数据传送中的抗干扰技术是将一个时间单元内传送的一个数据，改为相同的数据一个时间单元内传送三次，接收数据后进行比较。假如三次接收的数据相一致，则说明三次接收的数据场未被干扰，数据传输正确；若不一致，则说明有干扰，需重要输入数据。计算机认可一次数据后，分析装置将停止这一数据的继续输出，直到下一个时间单元开始，再送出新的数据。在采集模拟信号时，除了使用硬件抗干扰措施外，还能够使用数字滤波技术进一步将瞬变干扰的影响降低。数字滤波是使用某种算法，滤去采集到的数据中受干扰影响的数据。数字滤波的算法很多，其中使用n次排队取中值的算法来抑制干扰，瞬变干扰的维持时间通常在35ms,因此模拟数据的采样周期T能够设置为大于35s,连续采样多次，从所得的一组数据中去掉被认为是由于瞬变干扰所形成的数据，取剩余数据的平均值，得到与实际结果相近的数据。这种算法的示意图见图1所示。S1敦据来样过程、形成干扰的基本要素首先应充分考虑并满足抗干扰性的的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有3个：1 .干扰源。是指产生干扰的元件、设备或者信号，用数学语言描述：dudt,didt大的地方就是干扰源。如：继电器、雷电、电机、可控硅、高频时钟等都可能成为干扰源。2 .传播路径。是指干扰从干扰源传播到敏感器件的通路或者媒介。典型的干扰传播路径是通过导线的传导与空间的辐射。3 .敏感器件。是指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC,弱信号放大器等。二、抗干扰设计的几个基本原则1 .抑制干扰源。即尽可能的减小干扰源的du/dt,di/dto这是抗干扰设计中最优先考虑与最重要的原则，常常会起到事半功倍的效果。减小干扰源的dudt要紧是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或者电阻与增加续流二极管来实现。抑制干扰源的常用措施如下：继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。在继电器接点两端并接火花抑制电路（通常是Re串联电路，电阻通常选几K到几十K,电容选O.OlixF）,减小电火花影响。给电机加滤波电路，注意电容、电感引线要尽量短。电路板上每个IC要并接一个0.OIiXF"0.IIXF高频电容，以减SlC对电源的影响。高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。布线时避免90度折线，减少高频噪声发射。可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时会把可控硅击穿的）。2.切断干扰传播路径。按干扰的传播路径可分为传导干扰与辐射干扰两类。所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声与有用信号的频带不一致，能够通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有的时候也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。通常解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离与在敏感器件上加蔽罩。切断干扰传播路径的常用措施如下：充分考虑电源对单片机的影响。3,提高敏感器件的抗干扰性能。即从敏感器件这边考虑尽量减少对干扰噪声的拾取，与从不正常状态尽快恢复的方法。提高敏感器件抗干扰性能的常用措施如下：布线时尽量减少回路环的面积，以降低感应噪声。布线时，电源线与地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。关于单片机闲置的I/OEl。不要悬空，要接地或者接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或者接电源。对单片机使用电源监控及看门狗电路，如：IMP809,IMP706oIMP813oX25043,X25045等，可大幅度提高整个电路的抗干扰性能。在速度能满足要求的前提下，尽量降低单片机的晶振与选用低速数字电路。IC器件尽量直接焊在电路板上，少用IC座