欢迎来到课桌文档! | 帮助中心 课桌文档-建筑工程资料库
课桌文档
全部分类
  • 党建之窗>
  • 感悟体会>
  • 百家争鸣>
  • 教育整顿>
  • 文笔提升>
  • 热门分类>
  • 计划总结>
  • 致辞演讲>
  • 在线阅读>
  • ImageVerifierCode 换一换
    首页 课桌文档 > 资源分类 > PPT文档下载  

    加法器电路的设计.ppt

    • 资源ID:1269674       资源大小:225.50KB        全文页数:20页
    • 资源格式: PPT        下载积分:10金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要10金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    加法器电路的设计.ppt

    9.1 加法器设计,应用 数字信号处理和数字通信 地位 影响系统的运行速度 实现 级联加法器 并行加法器 超前进位加法器 流水线加法器,9.1.1 级连加法器,结构 由1位全加器级连 优点 结构简单 缺点 延时太长,【例9.1】8位级联加法器module add_jl(sum,cout,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;,full_add1 f0(a0,b0,cin,sum0,cin1);full_add1 f1(a1,b1,cin1,sum1,cin2);full_add1 f2(a2,b2,cin2,sum2,cin3);full_add1 f3(a3,b3,cin3,sum3,cin4);full_add1 f4(a4,b4,cin4,sum4,cin5);full_add1 f5(a5,b5,cin5,sum5,cin6);full_add1 f6(a6,b6,cin6,sum6,cin7);full_add1 f7(a7,b7,cin7,sum7,cout);endmodule,1位全加器门级结构原理图,module full_add1(a,b,cin,sum,cout);input a,b,cin;output sum,cout;wire s1,m1,m2,m3;and(m1,a,b),(m2,b,cin),(m3,a,cin);xor(s1,a,b),(sum,s1,cin);or(cout,m1,m2,m3);endmodule,8位级联加法器RTL图,9.1.2 并行加法器,结构 用加法运算符描述 由EDA软件综合 优点 运算速度快,【例9.2】8位并行加法器module add_bx(cout,sum,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;assign cout,sum=a+b+cin;endmodule,8位并行加法器RTL图,9.1.3 超前进位加法器,结构 引入超前进位链 优点 运算速度快,设计思路,1位全加器 SUM=ABCin=AB(AB)Cin Cout=AB+(A+B)Cin 令 G=AB 进位产生 P=A+B 进位传输 则 SUM=GPCin,Cout=G+PCin,4位全加器 C0=Cin C1=G0+P0C0=G0+P0Cin C2=G1+P1C1=G1+P1G0+P1P0Cin C3=G2+P2C2=G2+P2G1+P2P1G0+P2P1P0Cin C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0Cin Cout=C4,【例9.3】8位超前进位加法器module add_ahead(sum,cout,a,b,cin);output7:0 sum;/和output cout;input7:0 a,b;input cin;wire7:0 G,P;/进位产生,进位传输wire7:0 C;/进位,assign G0=a0,assign G3=a3,assign G6=a6 endmodule,8位超前进位加法器RTL图,9.1.4 流水线加法器,结构 加入寄存器暂存中间结果 优点 提高了系统的运行频率,三种加法器的比较,

    注意事项

    本文(加法器电路的设计.ppt)为本站会员(夺命阿水)主动上传,课桌文档仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知课桌文档(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-1

    经营许可证:宁B2-20210002

    宁公网安备 64010402000986号

    课桌文档
    收起
    展开