计算机系统结构 CA部分习题参考答案2006.docx

计算机系统结构前四章习题参考答案第二章习题：教材pp91-93:第2、6、9、12、15、20题笫2题：数据结构和数据表示是软件和硬件之间的交界面。数据表示是数据结构的组成元素，数据结构要通过软件映像变换成机器所具有的各种数据表示来实现。不同的数据表示可为数据结构的实现提供不同的支持，但在实现效率和方便性上有所不同。确定和引入数据表示的基本原则是：1）系统效率有无提高？包括实现的时间（主要看主存和处理机之间传送的信息量）和存储空间有无减少；2）引入这种数据表示的通用性和利用率如何。第6题：阶码6位，即阶码部分除去阶符外剩下的阶码值部分p=6位；尾数48位，即尾数的二进制位位数m=48位。当尾数基值为R时，尾数每一个灯进制数位需用1。段门个二进位表示。尾数基值为rn的尾数位数m,=mlog2rjo对于rgl为2、8、16时，11f分别为48、16、12位。本题的计算结果如下表所示：非负阶、正尾数、规格化尾基，."=6位，m=48位）2(m,=48)8(m,=16)16(m,=12)最小阶值0000最大阶值2,一1636363阶的个数2，646464尾数最小值端1/21/81/16尾数最大值I-Tl-2-*1-8,1-1612最小值匚I1/21/81/16最大值/7(l-r.-)2”(1-28u(l-8,)16*3(1-16,2)数的总个数2,Yw2m7×2s,15×2so第9题：变址寻址适合在标量计算机中，通过循环程序修改变址值来对向量或数组等数据结构中的元素进行访问和处理。基址寻址主要用于程序的逻辑地址空间到物理地址空间进行变换场合，以支持动态重定位技术的使用。第二问中陞含着指令中为寻找该操作数的地址码只有六位，用来表示这64个地址中的某一个。设计方法一：采用隐含寻址。程序执行过程中，每当要访问存储器时，可以经硬件加法器将陞含寄存器的基址值与指令中给出的6位相对位移量相加来形成其访问单元的物理地址。设计方法二：基点地址采用程序计数器PC,通过无条件转移指令来修改PC的内容，实现在一个大的地址空间中的访问（PC自相对寻址）。即：通过将PC的内容和指令中所提供的6位相对位移量相加来形成主存单元的物理地址。第12«：分析：等长操作码的意思是不管其指令的频度如何，都用同样长度的二进制码位数来对指令操作码编码。当指令条数为n时，等长操作码的二进制码位数应当是1OgHUffnIan编码是用HUffInan算法构造出HUffnIan树来得到的，它的平均码长可用WPi4计算出来。i=只有两种码长的扩展操作码编码，需要对指令使用频度进行大小分类。高频的指令放在同一类中，对其用短的操作码编码；低频指令放在另一类中，用长操作码编码。每一类都用等长操作码编码。另外，为了能唯一解码和立即解码，在短操作码中要使用某些码作为扩展成长操作码的扩展标志码。使平均码长尽可能短，来定好长，短码的码长组配关系。从而，再用来*=1求得平均码长。解答：14条指令的等长操作码的平均码长是logzM,即4位。HUffInan编码可先用HUffman算法构造出HUffman树。本题HUffman树如下图所示。(砸)(6<v)采用两种码长的扩展操作码，可根据14条指令所给的使用频度分成两类。使用频度较高的6种指令用3位操作码编码表示。如：用000101分别表示使用频度为0.15,0.15,0.14,0.13,0.12,0.11的指令的操作码。留下110和Ill两个3位码作为长码的扩展标志，扩展出2位码。从而用5位码就可以各扩展出4条使用频度较低的指令。这样，共有8条使用频度较低的指令符合题目的要求。第15题：本题依据于扩展码中的短码不能是长码前缀的概念来答。依题意，双地址指令格式为：4位6位6位操作码地址码1地址码216位其操作码占了4位，这样，共有16种短操作码。现双地址指令有X条,已占用了4位操作码中16种组合中的X个码点，所以剩下（16x）个码点可用作扩展标志。单地址指令的格式为:10位6位扩展操作码地址码1因此，（16x）个扩展标志中的每一个码均可扩展出6位操作码来，所以，单地址指令最多可以有（16x）*26笫20题：仅根据9条指令给出的使用频度，不考虑其他要求，设计全HUfflnan操作码，只需对此9条指令的频度，用HUffnlarI算法，构造HUffman树，就可以得到HUfflnan操作码的编码。其平均码长可由公式求得。考虑题目的全部要求，设计优化实用的操作码和指令字格式，只要先将两种指令字的格式及其各字段的位数定下来，其他小题就可解答了。依题意容易得出，短指令字只能是8位，长指令字只能是16位。指令按双操作数格式编排，短指令为寄存器一寄存器型，可得到短指令操作码寄存器号寄存器号长指令为寄存器一主存型，主存地址应能变址寻址，就可得出长指令格式为：操作码寄存器号变址寄存器号相对位移一般计算机中，变址寄存器用的是通用寄存器中某一个。所以，变址寄存器号字段的位数与寄存器号字段的位数相同。依题意，指令用扩展操作码编码，并限制只能有两种操作码的码长。据HUffInan压缩的概念，让使用频度高的指令用短操作码表示，使用频度低的指令用长操作码表示。这样，从指令使用频度分布来看，使用频度相对较高的指令只有ADD30%,SUB24,C1.A20%3条，余下6条指令的频度相对较低。因此，短操作码直取2位长，它有4各编码，除了3个码用于表示这3条高频指令外，还可提供一个长操作码的扩展标志。所以，短指令用于寻址两个操作数的寄存器号的时候就都用3位码编码。要想表示余下的6条频度低的指令，就需要用扩展标准再扩展出3位操作码来，从而使操作码为5位。这样，主存逻辑地址中的相对位移地址字段就剩了5位。如果相对位移量用补码表示，可表示相对于变址寄存器给出的变址值为-16到+15个字节的范围，就是说，相对位移可表示的地址变化范围有32个字节。(1)Huffman树的形式如下图所示:由图可得Huffman编码为:ADD30%01SUB24%11C1.A20%10JOM6%0001STO7%0011JMP7%0010SHR2%000001CI1.3%00001STP1%000000因此，操作码的平均码长为：2.61位(2)采用25扩展的操作码编码为：ADD30%00SUB24%01C1.A20%10JOM6%11000STO7%11001JMP7%11010SHR2%IlOllCI1.3%IllOOSTP1%IllOl这样，平均码长为2.78位(3)该机允许使用的可编址的通用寄存器个数为8个。(4)短指令格式为：2位3位3位OPRlR2操作码寄存器1寄存器2长指令格式为：5位3位3位5位OPRlXd操作码寄存器1变址寄存器相对位移(5)访主存操作数地址的最大相对位移量为32个字节。第三章习题：教材ppll7T18:第2、4、5、8、9、10题笫2题：随着计算机系统的不断发展和应用领域的进一步扩大，要求输入输出的数据量在迅速增大，对数据传送的速度要求在明显增长，输入输出设备的种类和数量也在日益增多。因而，输入输出系统结构设计的好坏会直接影响到计算机系统的性能，不仅会影响到输入输出的速度和各个用户从程序输入到运算结果输出所需的时间长短，也会影响到CPU和主存的利用率。此外，还会影响到整个I/O系统的兼容能力，可扩展能力，综合处理能力和性能价格比等。第4题：分析：据本题所给出的各级中断处理程序对中断屏蔽位设置的状况，很容易得出其中断处理(完)的次序应当是1->3>4->2。因为正处理1级的中断处理程序时，现行程序状态字中的中断级屏蔽位为OoO0,在其执行期间，任何新的同级和低级的中断请求都不可能进入中断响应排队起进行排队，所以，1级中断处理程序一定会先处理完。当执行3级中断服务程序时，由于现行程序状态字中的中断级屏蔽位为1000,即对1级中断请求是“开放”的，而对其它各级中断请求则处于“屏蔽”状态，所以，只要此时发生1级中断请求,它就能进入中断响应排队器去排队。从而在中断请求排队的微操作发出时，就可打断3级中断服务程序的执行，交换程序状态字，转去执行1级中断处理程序，使之被优先处理完。而在执行3级中断服务程序时，由于现行程序状态字对2,3,4级的中断请求处于被“屏蔽”的状态，所以，它们都不能打断正在执行的3级中断处理程序。其他情况可依次类推。(1)当中断响应优先次序为：1->2->3->4时，中断处理的次序为：l->3->4->2o(2)由题目所给出的条件，其CPU运行程序的过程示意图如下图所示。图中，粗短线部分代表进行交换程序状态字的时间，为1个单位时间。中断处理程序中断请求用户程序1234第5题：中断级屏蔽位“1”对应于屏蔽，“0”对应于开放。正在处理某级中断服务程序时，与其同级的新的中断请求是不能被响应的，应当予以屏蔽，因为用样优先级，则先来的应该先得到响应并被处理。根据所要求的中断处理的次序，各级中断处理程序现行状态字中各中断屏蔽位的状态很容易被设置出来。(1)各级中断处理程序中的中断级屏蔽位的设置，如下表所示。中断处理程序级别中断级屏蔽位12345111111201100300100401111501101(2)由已知条件可得程序运行过程示意图如下图所示。图中，粗短线表示交换程序状态字的时间。中断处理程序中断请求用户程序j_2_2_1.2.笫8题：(1)字节多路通道选择好一台设备后，设备与通道只传送一个字节就释放总线。某台设备要想传送n个字节，需要经n次申请使用通道总线才行。数组多路通道选择好一台设备后，连续传送完固定K个字节的成组数据后，才释放总线，通道再选择下一台设备继续传送K个字节。选择通道每选择一台设备，就让其独占通道，直到它把数据传送完毕，因此，每台设备只需申请一次就可传送任意多字节。(2)根据第一个问题，挂低速设备的通道应该按字节多路通道方式工作。字节多路通道的通道极限流量是：max,=l(s+Td)各设备启动后，若想不丢失设备信息，通道极限流量应大于等于设备对通道要求的流量，即应满足：fma,byle>=fbyle在字节多路通道上，设备对通道要求的流量应是所挂全部设备的速率之和。若所挂设备台数为m,设备速度fi实际就是设备发出字节传送请求的间隔时间的倒数，m台相同速率的设备其速率之和为m*fi,这样，为不丢失信息，应满足：1/(4+)>=m*/.于是可求得在字节多路通道上能挂的设备台数In应满足：m<=1(G+")*对于第二个问题，AF是高速设备，一次通讯传送字节数不少于1024个字节，意味此通道为选择通道。如果通道上有n台设备，则选择通道的极限流量为：fmax.selecl=11/(Ts+11Td)=1/(7n+)由于选择通道上，设备是独占通道进行通讯，要想通道工作时不丢失设备信息，应满足：ax>=渭max*力从而可确定哪些设备能挂，哪些不能。选择通道在宏观上要不丢失设备信息，就要限制在通道上所挂设备的速率不能超过一个限值。在字节多路通道方式工作时，限制所挂设备的台数为：m<=1/(+)*力=500us(9.8+0.2)us=50台在选择通道方式工作时，通道的极限流量为：Zna=n/(Ts+n)>=1B(9.8usn+0.2us),其中n>=1024个字节。所以限制通道上所挂的设备速率力<=1/(9.8n+0.2)B/us才行。各台设备的速率如表:设备ABCDEF设备速率1/0.21/0.251/0.51/0.191/0.41/0.21这样，满足要求的，只能挂B,C,E,F4台设备，A和D因为超过maxse叱，所以不能挂。笫9题：由Z台设备的速率可知，可按各设备速率之和求得所有设备都工作时，设备对通道实际要求的最大流量。如果设计的通道工作周期使通道极限流量恰好与通道实际的最大流量相等时，高速设备发出交换字节数据请求被响应的优先级越高，就会使低速设备在来不及将其上一次的字节数据传送掉之前，被新来的数据所清掉，这样,就造成了信息的丢失。为了在微观上不丢失信息，应在低速设备上设备一定容量的缓冲器来缓冲一时来不及接收的字节数据，或者可以动态调节各设备被响应的优先级，使在低速设备时间紧迫时，可临时提高其设备被响应的优先级。6台设备是否从同时发出请求开始的假设对是否丢失信息来说是无关紧要的，因为各外设本来都是异步工作的。通道在每个工作周期里，对各设备所发出的请求进行一次排队，选出其中优先级高的设备请求予以响应和处理。另外，设备的传送速率与设备发出字节请求的间隔时间是互为倒数关系的。在画工作时间图时，应当画出这6台设备同时发出请求到下一次又同时发出请求这一重复工作周期，才能准确反映出在此期间里，通道在宏观上和微观上是否丢失字节信息。(1)16台设备同时工作时，设备对通道要求的实际最大流量为：fbyle=Yfi=50+15+100+25+40+20=250kBs(2)如果让所设计的字节通道的极限流量恰好与设备对通道要求的实际最大流量相等，即ZnaxgC=启鹿=250kBs因为ZnaxgJl/(4+心)，所以A+"=4USo需要说明的是，为了使计算和画图简单，在此令IkB=1000B。这样，从6台设备同时发出要求传送字节数据的请求开始，到这6台设备再次同时发出要求传送数据请求的这段时间里，通道响应和处理外部设备请求的工作实际示意图如图3.5所示。在下图中，用“f”表示设备发出要求交换一个字节数据的申请时刻,用来表示通道传送完某台设备一个字节数据的时刻。通道每次传送完一个字节数据的时刻也是重新按优先级排序选出下一次响应哪一台设备的开始时刻。由图可知，低速的2号设备在66.6US时，由于第1个字节数据请求未被响应和传送，又来了第2个字节数据，从而使第1个字节数据丢失了。这就是说，虽然满足了通道极限流量不低于设备对通道要求的流量，但在微观上某个局部时刻，也还会丢失低速设备的信息。(3)在(2)基础上，只需在2号设备中设置两个字节的数据缓冲器，采用先进先出的方式工作，暂时保存尚未得到传送的数据，就可以避免字节数据信息丢失。缓冲器的多少是根据各设备速率的不同而有所不同。本题中，缓冲器应设置2各字节，就可以保证各设备均不会丢失数据信息。下图中，在66.6US时，缓冲器的第1个字节单元存的是OUS时所要传送的字节数据，而缓冲器第2个字节单元存放的是设备在66.6us时所要求传送的字节数据。到100us时，通道将缓冲器中的第1个字节数据传送掉了，腾出的位置可以用来缓冲存放下一个新的来不及处理的数据，如此类推，设备的信息就不会丢失了。如果不能保证通道极限流量大于等于设备同时启动时对通道要求的最大流量这一基本条件，及时通道一刻不停的工作，仍来不及处理，那么无论设备多少个缓冲器，信息总还是要丢失的。通道工V作周期r3号设备七二1号设备-5号设备24号设备一6号设备一2号设备162432Itl卜1.不14处理第10题：分析：本题主要考察在I/O系统和通道流量的设计中应注意的几个问题：I/O系统中各通道和子通道可以并行工作，所以系统最大流量应该是所有通道最大流量之和。通道内多个子通道间可以并行工作，通道最大流量是各子通道最大流量之和。字节多路通道或子通道最大流量等于所挂设备的数据传送速率之和。数组多路通道和选择通道的最大流量等于所挂设备的最高传送速率。在处理机，主存，I/O系统之间，应求得流量上的相对均衡，否则会造成系统效率降低。因此，主存流量应等于或大于处理机流量和I/O系统流量之和。（1）为使设备信息不丢失，各通道设计的极限流量至少应分别是：8字节多路子通道Al：Zf=50+35+50+20+20+35+20+20=250kBsZ=I字节多路子通道A2：Z=250kBs/=1字节多路通道A：子通道Al流量+子通道A2流量=250+250=500kBs数组多路通道Bl：4max500,400,350,250=500kBs113XtJ,Jj=1数组多路通道B2：4(C=max500,400,350,250=500kBs113XU=l选择通道C:4=max500,400,350,250=500kBsmaxiJ,J=l(2)I/O系统的流量=4通道i的流量=500+500+500+500ITKiXZ=I=200kBs当1/0系统流量占主存流量的1/2时，可得主存系统流量为2*2MBs=4MBs第四章习题：教材PP174-177第4、8、9、14、18题笫4题：对二级虚拟存储器的等效访问时间为：=H7;1+(I-H)Ta2这是一个加权平均的时间。其含义为：如果访问的地址单元在第1级物理主存命中时，即以H的机会，按j的时间来访问；在第1级物理主存中找不到时，即以(I-H)的机会，需要用的时间来访问第2级辅存中的字。我们希望7；越接近于却越好。用存储层次的访问效率e=7"北来表示，希望它越接近于1越好。将Ta式代入。式，可得：EFH*+(1T)Ta2从而求得：H>=(le-T2Tai)/(l-2)将北尸IO7s*72=102s和e>=80%代入上式，可得：H>=(le-TA2/TAi)/(l-2)=0.999999975实际上，这样的命中率极难达到，为此需要减少相邻两级的访问速度差距，或减少相邻两级存储器的容量差。除此之外，可考虑在主存和辅存之间增加一级存储器，让其速度界于主存和辅存之间的某个值。如：让主存与中间级的访问时间比为1：100,中间级与辅存间的访问时间比为1：1000,将它们配置上相应的辅助软，硬件，组成一个三级存储层次。这样，可让第1级主存的命中率降低。第8题：要找出方生页面失效的全部虚页号，关键是搞清页表法进行地址映象所用的虚页表的构成。虚页表是记录程序虚页是否装入内存，已经如果已装入主存时，是装在主存的哪个实存页面位置的一个表。表的行数为虚页的页数，用相对于表首偏移的行号来代表程序虚页的页数，即第1行对应于虚页O的装入情况，第2行对应于虚页是否已装入主存。要由虚地址计算出主存的实地址，首先应据题意将虚，实地址中各个自动及其位数确定。虚地址字段为：虚页号页内偏移3位10位由虚拟存储器共有8个页面，每个页面大小为1024个字，可知，虚页号字段为3位二进制位，页内位移字段为10为二进制位。由于虚，实页面大小是一样的，实际主存为4096个字，因此，实地址中，实页号字段为2位，页内位移字段为10位，即实际地址字段为：实页号页内偏移2位10位这样，由题中所给虚地址，就可用下列公式计算出虚页页号和页内位移量。虚页页号为：虚地址/页面大小页内偏移为：虚地址一虚页号*页面大小根据所求得的虚页号来查页表。如果装入位为“0”，为页失效，不可能变换出主存实地址，这是因为装入位为“0”时，封锁了页表中实页号字段内容的取出。只有装入位为“1”时，才能将页表中的实页号字段内容取出，去拼接上虚存地址中的页内位移量，得到相应的主存实地址。主存实地址为：实页号*页面大小+页面位移量（1） 发生页面失效的全部虚页号就是页映象表中所有装入位为“0”的行所对应的虚页号的集合。本题为2,3,5,7o（2） 由虚地址计算主存实地址的情况见下表：虚地址虚页号页内位移装入位实页号页内位移实地址0001303072372836560页面失效无102301023131023409510241011010242055270页面失效无780076320页面失效无40964012020436800665610656656笫9题：段页式虚拟存储器是把实存机械等分成相同大小的页。程序按模块分成段,每个段又分成与主存页面大小相同的页。由此可知，总虚页数为段数*每段页数由题意，我们知道程序的虚地址和主存实地址中各字段的位数对应为:程序虚地址：段号页号页内位移2位主存实地址：2位11位页号页内位移4位11位程序通过一个段表和相应的一组页表来进行定位。如果某段的页表未装入主存，访问该段时，会引起段失效故障，请求到辅存中去将页表调入主存。自然就不能计算出主存实地址。对本题，如：访问到程序第2段时，由于页表不在主存内，就会发生段失效故障。每一个段有有一个页表，页表中各行对应记录此段各虚页是否已装入主存。若未装入主存，访问该虚页时会发生页面失效。若已装入主存，则记录有该程序的虚页装入定位于主存中的实页号。对本题，如：访问程序第。段第2页时，由于是“在辅存上”，会发生页面失效故障，需要去辅存中将该程序虚页调入主存。有关访问方式保护是为了对所存放的指令，数据等进行访问方式的管理。如果程序的访问方式不符合段映象对应规定的访问方式要求，系统会加以拒绝，以保护信息。这样才能保证程序运行安全可靠。本题给出的访问方式有“取数”，“存数”，“转移至此”等。不同方式对存储单元的操作不同。据此，可确定程序对哪些存储单元访问时，因方式不当而发生保护失效。在既无段失效，又无页面失效的情况下，只需要将页表中所记录的实页号取出来，再拼接上程序虚地址的页内位移量，即可求得主存的实地址。此时，主存实地址为：实页号*页面大小+页内位移量(1) 虚地址空间有2位段号，即共有4个段；有2位页号，即每个段有4个页。所以程序最多可有4*4=16个虚页。(2) 发生段失效，页面失效，保护失效及相应主存实地址情况见下表:表中实地址=实页号*+页内位移方式段页页内位移段失效页失效实页号实地址保护失效取数011无无36145无取数1110无无010无取数332047无有无无/存数014无无36148有存数212有/无无/存数1014无有无无/转移13100无无816484无取数0250无有无无/取数205有/无无/转移3060无无1428732有第14题：本题首先应由虚存地址流中的每个虚地址按页面大小，确定出它们各自所在的虚页号。根据虚页号=虚地址/页面大小计算得到访问过程中的虚页地址流后，就可用FlFo替换算法对虚页访问，画出各页实际装入主存和进行页面替换的过程图。从而可以求出相应的命中率。已知主存容量，根据所用的页面大小，可以用：实存页面数=主存容量/页面大小求得相应的实存页面数(1)页面大小为200字，主存容量为400字，可知实存页数为2页。其虚页地址流为：0,0,1,1,0,3,1,2,2,4,4,3下图给出了采用FIFO替换算法时实际装入和替换过程。其中，“*”标记的是候选的虚页页号，H表示命中。2022208214146618370490492868916728001103122443虚地址虚页地址n=2由图计算可得主存的命中率H=612=0.5(2)页面大小为100字，主存容量为400字，可知，实存页面数为4页。其虚页地址流为：0,0,2,2,1,6,3,4,4,8,9,7可据此画出页面装入和替换的全过程，进而得出主存的命中率为：H=312=0.25(3)页面大小为400字，主存容量为400字，可知，实存页面数为1页，虚地址流为：0,0,0,0,0,1,0,1,1,2,2,1虚地址2022208214146618370490492868916728虚页地址O0000022HHHHHH主存命中率为：H=612=0.5(4)由上面结果可知，再分配给程序的实存容量一定(400字)的条件下,页面大小过小时，命中率较低；页面大小增大后，两个地址在同页内的机会增大，使命中率有所上升；由于指令之间因远距离的跳转引起命中率下降的因素不起主要作用，还未出现随页面大小增大，而使命中率下降的情况。如果页地址流有大量的远距离转移，随页面大小增大，因在主存中的页面数过少，而导致出现虚存页面被轮流替换出去的“颠簸”现象时，命中率反而会下降。(5)页面大小为200字，主存容量为800字，可知实存为4页，虚页地址流为：0,0,1,1,0,3,1,2,2,4,4,3下图给出用FIFO替换算法进行页面的装入和替换的过程。虚地址2022208214146618370490492868916728虚页地址Ool1031224430000000,0*044411111111*11333333322222HHHHHHH由该图可得主存的命中率为11=7/12可以看出，分配给程序的实存容量增大后，命中率将会有所上升。不过，命中率的提高已不显著。如果再增大容量，可推断出命中率的上升会渐趋平缓。第18题：首先应根据题意，求得主存和CaChe地址中各字段之位数。CaChe4块，组内2块，所以组数为2组，即组号可有。或1之分。组内块号S为1位。主存8块,Cache4块，所以区号nd为1位。由于组相联采用的映象规则是组间直接，组内相联，所以由主存块地址号，先要判断其是在哪一个组中，然后就只能在该组中装入或替换。O组和1组，每组都有其自己的装入和替换问题。所谓块失效又发生块争用的时刻，也就是要进行块替换的时间。(1)主存，CaChe地址中各字段的含义，位数及其映象的对应关系见下图。1位1位1位i主存地址Zlmr丁Fg联直接一(查找CaChe地址I；T1%1位1位(2)主存，CaChe空间块的映象对应关系如下图所示。主存块号组2t。区3卜组4,0组JIiE67 H主存的第0,1,4,5块只可映象装入或替换掉物理CaChe中的第0,1块的内容。主存的第2,3,6,7块只可映象装入或替换掉物理Caehe中的第2,3块的内容。(3)程序运行时，由给出的主存块地址流可得到Cache中各个块的使用状况，如下表所示。表中，标*的是候选替换块的块号。时间，123456789101112131415主存块地址124137012546472Cache块O1111,111114444444,44,O0-0*55'5"5'5'5'232222*7777*7'7'666'233,3,3*2222*2*77*命中情况失失失H失替替H替裨替替H替替(4)发生CaChe块失效及块争用的时刻有：6,7,9,10,11,12,14,15(5)CaChe的块命中率为：/,=3/15=0.2