L波段频率源设计终稿.docx

摘要频率合成技术是雷达，通信等电子系统实现高性能指标的关键技术之,很多现代电子设备和系统的功能实现都干脆依靠于所用频率合成器的性能。所以设计高性能的频率合成器是现代通信技术中一个重要的探讨方向。本文利用锁相倍频技术实现频率合成，产生1.波段频率。锁相倍频电路实质是一个闭环频率反馈系统，它主要由鉴相器、环路滤波器、压控振荡器构成。针对1.波段频率源输出12GHZ范围，采纳/PE3240锁相环芯片，这种带有前置分频器和多个计数器的芯片，给锁相环电路的设计带来了极大的便利，为实现电路的小型化供应了可能；采纳有源比例积分滤波器实现环路滤波：结合单片机实现PE3240的分频置数。本文介绍了频率合成器、锁相环的工作原理以及各单元电路的实现及参数的设计。关键词：1.波段，频率合成，锁相环，石英晶体振荡器AbstractAsthemostcrucialtechniquethatapplyinelectronicsystem,highperformancefrequencysynthesizerisabsolutelynecessarilytechniquethatensuremodernelectronicsystemsuchasradarandcommunicationsystemtoachievehighperformance,sodesignhighperformance第1章设计概述2第2章P1.1.(phase-lockedloop)32. 1锁相环简介32.2锁相环的分类及用途4锁相环的分类4锁相环应用5第3章相位噪声63.1相位噪声的概念及其表征63. 2系统各组成部件相位噪声分析83. 2.1振荡器84. 2.2外部噪声93. 2.3分频器9第4章硬件电路的设计94. 1集成锁相环芯片PE3240介绍94. 1.1PE3240主要电路性能104. 1.2PE3240原理框图及封装104. 1.3PE3240引脚功能描述104. 2频率源电路设计134. 2.1环路滤波器设计14压控振荡器18第5章单片机接口及软件编程195. 1单片机AT89C51简介19的误差电压：环路滤波器具有低通作用，把鉴相器输出的误差电压滤波，滤除高频成分和噪声，以保证环路所要求的性能，提高系统稳定性：压控振荡器受误差电压限制，使得VeO的输出频率向参考频率靠近，直到消退频差而锁定。图1.l1.波段频率源框图本设计采纳Peregrine公司的高性能数字锁相环芯片PE3240,其内部集成有分频器、鉴相器和计数器。鉴相器在7VHz频率上进行鉴相，可以提高鉴相灵敏度、缩短跳频时间。采纳单片机AT89C51即三线串口模式实现PE3240串口输入计数参数R、M、A预置数功能。第2章P1.1.(phase-lockedloop)2.1锁相环简介锁相环(PhaSeTOCked100P)作为无线电放射中使频率较为稳定的一种方法,主要由鉴相器、环路滤波器和压控振荡器组成，如图2-1所示。振荡器的频率向减小误差肯定值的方向连续变更，实现锁相，从而达到同步。1212. 数字锁相环数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率及所需频率特别接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掠一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。3. 2.2锁相环应用锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰实力。20世纪50年头后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年头初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展实力的调频信号锁相鉴频器也是在60年头初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调：其次信号的调频和解调：第三信号频率合成电路。第3章相位噪声锁相源设计的技术难点是如何尽量降低相位噪声。卜.面介绍相位噪声的基本概念和产生的缘由，以便实行相应的措施来削减频率源的相位噪声。4. 1相位噪声的概念及其表征相位噪声一般是指在系统内各种噪声作用下引起的输出信号相位的随机起伏。所谓频率短期稳定度，是指由随机噪声引起的相位起伏或频率起伏。至丁因为温度、老化等引起的频率慢漂移，则称之为频率长期稳定度。通常我们主要考虑的是频率短期稳定度问题，频率短期稳定度一般用相位噪声表示。一个志向的正弦波信号可用下式表示：V(t)=0sin(211f0t).(3.1)式中，V(t)为信号瞬时幅度，Ao为标称值幅度,f。为标称值频率。此时信号的频谱为一线谱。但是由于任何一个信号源都存在着各种不同的噪声,每种噪声重量各不相同,使得实际的输出成为：V(t)=fA0+(t)sin211f0t+j(t).(3.2)在探讨相位噪声的测量时，由于考虑到振荡器的幅度噪声调制功率远小于相位噪声调制功率,所以，I(t)<v(t)=A0Sin211f0t+j(t)对j(t)的测量，可以用各种类型的谱密度来表示。明显此时的相位起伏为Aj(t),频率起伏为为t)=dj(t)dt2n.常用的相对频率起伏函数为：y(t)=dd(211f0)(3.3)由于相位噪声j(t)的存在，使频率源的频率不稳定。这种不稳定度也常用时域阿仑方差。2y(2,t,t)及频域相对单边带功率谱(简称功率谱)XXXX表征。它们的定义为：。2y(z)=2(2,)=E(y1y2)22(3.4)式中：XXXXX为为测量采样时间XXX的相邻二次测量测得的频率平均值。1.P(F)=PsB(f)Po(dBcHZ)(3.5)式中：PSSB(f)为个相位噪声调制边带在频率为f处的功率谱密度，PO为载波功率。3. 2系统各组成部件相位噪声分析锁相环频率合成器主要由倍频器、放大瑞、分频器、混频器、鉴相器、振荡器等基本电路组成，还包括协助捕获电路、跳频限制电路和电子开关等，它们都会不同程度地对频率合成器引入噪声。3.2. 1振荡器振荡器的噪声主要确定于谐振电路的有载Ql值、谐振电路噪声以及振荡器件本身的噪声。振荡器噪声主要由4部分组成：(1)由闪耀噪声调频产生的相位噪声。(2)由散弹噪声和热噪声调频产生的相位噪声。(3)由闪耀噪声调相产生的相位噪声。(4)由散弹噪声和热噪声调相产生的相位噪声即白噪声。VCO相位噪声及晶体振荡器相比有两点不同：其一VCO谐振回路Q值低，VCO工作频带越宽，Q值越低;其二VCO谐振回路存在变容二极管，它具有及振荡器件一样的噪声。此外，VCo相位噪声还及压控调谐灵敏度成正比关系。由于谐振回路Q值低，因此宽带调谐VCO近端相噪较差，比没有电压限制电抗电路的振荡器高出20dB40dBo但由于VCO输出信号功率比晶体振荡器大，VCO远端相位噪声反而比晶体振荡器倍频后相位噪声低。3. 2.2外部噪声N倍频后，外部噪声将提高201gNdB,折算到器件输入端的内部噪声也将提高2(HgNdB。因此倍频器设计时应留意降低其内部噪声。4. 2.3分频器当信号通过分频器时，输入端的噪声通常要减小201gNdB,假如分频系数很高或输入信号相位噪声极低则最低限度的噪声确定于分频器噪声以及接在分频器后的有源电路的噪声。第4章硬件电路的设计5. 1集成锁相环芯片PE3240介绍F,E3240是Peregrine公司最新生产的种可在高达2.2GHz频段工作的分频次数可编程的数字锁相环芯片，正常工作状态下功耗低于0.6WoPE3240采纳了1.Htra-CMOS技术，具有超低相位噪声的优良性能。图4.1为PE3240芯片的原理框图。PE3240由双模前置分频器、计数器、鉴相器和限制逻辑组成。双模前置分频器采纳吞脉冲分频技术。通过模式选择确定对VCO输出频率是10分频还是11分频。通过20位寄存器的置数值，主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频。另外的计数器A,用于模式选择。鉴相器产生上下频率限制信号，还供应鉴相器测试和时钟检测输出功能。PE3240的分频置数采纳三线串行模式。该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程敏捷便利等优点。PE3240主要电路性能双模前置分频器(】0或11分频)；9位M和4位A吞脉冲计数器；6位R参考频率计数器；低电源电压+3V供电；输出频率范围为200220()MHz；参考频率最高为100MHz；三线串行编程模式。4.1.2PE3240原理框图及封装图4.1PE3240原理框图PE3240芯片采纳TSS0P20塑料微小型封装，一共20个引脚。图4.2芯片引脚配置4.1.3PE3240引脚功能描述管脚编号管脚名称类型描述1VDD(Note1)电源输入。输入范围可以从2.85V至3.15V2Enh-Input增加模式。低电平("0”)时，为增加寄存器的功能。内部上拉电阻为70kQ.3SWRInput串联负我使能输入。当SJVR为低电平常，Sdata可串行输出。初始寄存器数据转移到协助寄存器SjVR的上升沿。4SdataInput二进制串行数据输入。输入数据最高有效位优先。5SclkInput串行时钟输入数据以此为时钟，在时钟下降沿，串行输入20bit主寄存器，或者在时钟上升沿存入8bit加强的寄存器。6GND地7FSE1.SInput在内部计算器编程时，当FSE1.S=I时选择主寄存器的内容，当FSE1.S=O时选择次寄存器的内容。内部有7()k下拉电阻。8E_WRInput加强寄存器写输入有效端。当该端口是高电平常，数据在时钟上升沿串行存入数据。内部有70kQ下拉电阻。9VDD(NoteD电源输入。输入范围可以从2.85V至3.15V4.2频率源电路设计频率源电路以PE3240为核心。PE3240须要外接环路滤波器和压控振荡器。本设计中环路低通滤波器采纳有源比例积分滤波器，如图4.3所示。环路低通滤波器的作用是滤除鉴相器输出电流中的无用组合频率重量及其他干扰重量，以保证环路所需求的性能，并提高环路的稳定性。依据锁相环参数确定R、C等元件的值。须要留意的是，要将环路带宽设置在鉴相器噪声基底及VCO自由振荡时相位噪声的交叉点上，以提高P1.1.的相位噪声性能。通过三线串口，由单片机将分频参数M、R、A置入PE3240,将输出频率进行10X(M+D+A分频，作为鉴相器的一路输入，另路鉴相器输入是将参考频率，fR进行(R+D分频。通过鉴相器后，得到及两路信号的相位误差成比例的误差电压，经环路低通谑波器，取出有用的直流电压重量，限制VCO的输出频率锁定在10X(M+1)+AX9r/(R+1)频率上。本设计中，参考频率选为IOMHz,R-9,-3o这样，通过变更M值，可得到频率间隔为1MHz、范围为100222MHz的稳定输出频率。4. 2.1环路滤波器设计PE3240须要外接环路滤波器和压控振荡器才能构成一个完整的频率综合器。环路谑波器的传输函数干脆确定了整个环路的传输函数，从而在很大程度上确定了环路的噪声性能、稳定性、捕获和跟踪性能等。电路如图4.3所示。图4.3环路低通滤波器1 .环路滤波器概述常用的环路滤波器是一个线性低通滤波器，它可以滤除误差电压中的高频重:量和噪声。常用的有RC积分滤波器、无源比例积分滤波器和有源比例枳分滤波器。由传递函数可知，有源比例积分滤波器具有两个独立可调整的参数，并且具有滞后一超前特性，有利于环路稳定，于是本设计利用低噪声运放0P27及R,C元件组成一阶有源比例低通滤波器实现，主要参数是环路带宽和相位裕量等。(I)环路带宽环路带宽(Fn)是指开环传递函数幅度等于1时的频率，是环路波波器设计的关键指标。假如锁相环的抖动主要由外部信号噪声引起，那么环路带宽应当越窄越好，这样可以抑制外部信号噪声，尤其是参考信号中的噪声；假如须要有效抑制压控振荡器的噪声，并且获得良好的跟踪和捕获性能，环路带宽应越宽越好。须要折中考虑，环路带宽一般取跳频间隔的1/60,鉴相器跳频间隔7MHz,所以Fn=100kHz,硬件调试时可以依据须要调整。(2)相位裕量相位裕量(小C)是指在开环传递函数幅度等于1时的相位相加】80°的和。它及系统稳定性有关，相位裕量选择越低，系统越不稳定，相位裕量选择越大，系统越稳定，但系统的阻尼振荡越小，即以增加锁定时间为代价。要考虑适合的相位裕量，一般是4055°之间，最优选相位裕量c=45°。为了将环路性能调到最佳，Rl/2和电阻R2可选用相应阻值的电位器。环路滤波器电路图如图4.3所示。采纳频率补偿技术，在放大器外部增加一个补偿极点，由Rl,CC组成低通实现,在保证肯定增益裕度或相位裕度的前提下获得较大的环路增益。电阻Rl分开成两个R1/2,避开相位检测出现电压偏差。2 .环路滤波器参数计算环路滤波器核心器件为超低噪声高精度运算放大器0P27,其特点是超低噪声、高精度、小漂移、增益高，电源电压±22*差分电压±0.7v,充许功耗50OnIWoD0P27芯片引脚定义如图4.4所示:图4.40P27芯片引脚图引脚功能说明如下：3 一调零4 -负输入3正输入4电源负5NC6一输出7-电源正8一调零锁相环的系统性能归结起来可以用三个重要参数：环路增益K、阻尼系数C及固有振荡角频率（，）n来表征，这些参数按应用的要求而定，并确定着系统的整个设计2）环路增益K它确定着系统的捕获带、稳态误差和开环寄生相移。从噪声抑制来讲,希望大的K（鉴相器增益）和小的KV（VCO压控灵敏度），因为VCO的限制输入端是系统对噪声最敏感之处。K=0.302V/rad（4.1）Kv2t（30V）二2"X30XIO，rad/V（4.2）3）阻尼系数C阻尼系数越大，系统的超调量和过渡振荡常数越小，系统越稳定。但当系统工作在过阻尼状态时，的增大将增加过渡时间,降低系统的跟踪速度，一般选取05<<lo=nT22,取最优值O85,时间常数T2=R2*C°4）311选取3n确定着系统的环路带宽Fn、噪声带宽B1.、捕获带和捕获时间，3n越大则Fn,B1.越大，则系统的捕获时间和过渡过程时间变短，即系统反应快速，但系统抑制噪声的实力下降。固有振荡角频率为：(4.3)n=211Fn=211×100krad/s(4.4)Cc的引入主要是为滤除鉴相器产生的谐波，避开鉴相器出现电压偏差。其引入的极点应远离主极点，一个原则是FcXOFn,其中Fc=I/2丁Tc,Tc=RlCc/%是Rl/2,CC低通滤波器引入的极点。BPc=4RlCc>10n,于是Cc<4/(IOsnRl)。假如C=4700pF,可以计算出Rl,R2,Cc：Rl=KvK/(*NC)=306其中，N=196是锁相环分频次数：R2=576Q(4.5)4Cc<E=2000pF(4.6)5 .2.2压控振荡器锁相环路中用的VCO及调制器和自动频率限制线路中的VCO没有本质的差别。对VCO的主要要求如下：1)线性好.频率偏及限制电压成线性关系。2)稳定度好.中心频率要稳定.对温度，电源等变更不敏感。3)灵敏度要高。它是环路总增益K中的乘闲子，希里环路的K高.当然也就希望灵敏度高。但实践中灵敏度和稳定度相冲突，有时为了兼顾，在滤波器之后加一绒直流放大器。4)可控范围足够宽.理论上这个范围应不小于环路的同步带。5）频谱较宽，足够的调制带宽。本方案采纳的VCO如图4.5所示，主要参数如下所示：1）输出频率范围：7002400MHZ2）输出功率：12dBm3）压控灵敏度：65MHZiV4）压控范围：0.53OV5）相位噪声：.104dBc/Hz10kHz6）电源电压：12V图4.5压控振荡器电路图第5章单片机接口及软件编程6 .1单片机AT89C51简介5. 1.1T89C51概述AT89C51是一种带4K字节F1.ASH存储器（FPEROU-FIaShProgrammableandErasableReadOnlyMemory）的低电压、高性能CMoS8位微处理器，俗称单片机。外形如图5.1所示：图5.1T89C51外形5. 1.2T89C51主要特性 及MCS-51兼容 4K字节可编程F1.ASH存储器 寿命：1000写/擦循环 数据保留时间：10年 全静态工作：OHZ-24MHz 三级程序存储器锁定 128X8位内部RAM 32可编程I/O线 两个16位定时器/计数器 5个中断源 可编程串行通道 低功耗的闲置和掠电模式 片内振荡踹和时钟电路5.1.3AT89C51引脚说明图5.2AT89C51引脚VCC：供电电压。GND：接地。PO：PO口为一个8位漏级开路双向I/O口，每脚可.汲取8TT1.门电流。当PO口的管脚第一次写1时，被定义为高阻输入。PO能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时,PO作为原码输入口，当FIASH进行校验时，PO输出原码，此时Po外部必需被拉高。Pl口：Pl口是一个内部供应上拉电阻的8位双向I/O口，Pl口缓冲器能接收输出4TT1.门电流。Pl口管脚写入1后，被内部上拉为高，可用作输入，Pl被外部卜拉为低电平常，将输出电流,这是由于内部上拉的原因。在F1.ASH编程和校验时,Pl口作为第八位地址接收。P2:P2口为一个内部上拉电阻的8位双向"0口，P2口缓冲器可接收，输出4个TT1.门电流，当P2被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的原因。P2口当用于外部程序存储器或16位地址外部数据存储曙进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特别功能寄存器的内容。P2在F1.ASH编程和校验时接收高八位地址信号和限制信号。P3：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个111.门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（I1.1.）这是由于上拉的原因。P3也可作为AT89C51的一些特别功能口P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2/INTO（外部中断0）P3.3/INTl（外部中断1）P3.4TO（记时器。外部输入）电源(VPP)0XTA1.l：反向振荡放大器的输入及内部时钟工作电路的输入。XTA1.2：来自反向振荡器的输出。5.1.4AT89C51串口通信SBUF数据缓冲寄存器这是一个可以干脆寻址的串行专用寄存器。有挚友这样问起过“为何在串行口收发中，都只是运用到同一个寄存器SBUF而不是收发各用一个寄存器。”事实上SBUF包含了两个独立的寄存器，一个是发送寄存，另一个是接收寄存器，但它们都共同运用同一个寻址地址一99H。CPU在读SBUF时会指到接收寄存器，在写时会指到发送寄存器，而且接收寄存器是双缓冲寄存器，这样可.以避开接收中断没有刚好的被响应，数据没有被取走，下一帧数据已到来，而造成的数据重登问题。发送器则不须要用到双缓冲，一般状况下我们在写发送程序时也不必用到发送中断去外理发送数据。操作SBUE寄存器的方法则很简洁，只要把这个99H地址用关键字sfr定义为一个变量就可以对其进行读写操作了，如sfrSBUF=0x99;当然你也可以用其它的名称。通常在标准的reg51.h或at89x51.h等头文件中已对其做了定义，只要用#include引用就可以了。SCON串行口限制寄存器通常在芯片或设备中为了监视或限制接口状态，都会引用到接口限制寄存器。SCON就是51芯片的串行限制寄存器。它的寻址地址是98H,是一个可以位寻址的寄存器，作用就是监视和限制51芯片串行口的工作状态。51芯片的串口可以工作在几个不同的工作模式下，其工作模式的设置就是运用SCON寄存器。它的各个位的详细定义如卜丁SMOSMlSM2RENTB8RB8TIRlSM0.SMl为串行口工作模式设置位，这样两位可以对应进行四种模式的设置。串行口工作模式设置。SMOSMl模式功能波特率000同步移位寄存器fosc/120118位UART可变1029位UARTfosc/32或fosc/641139位UART可变SM2在模式2、模式3中为多处理机通信使能位。在模式0中要求该位为OoREM为允许接收位，REM置1时串口允许接收,置0时禁止接收。REM是由软件置位或清零。假如在一个电路中接收和发送引脚P30,P3.1都和上位机相连，在软件上有串口中断处理程序，当要求在处理某个子程序时不允许串口被上位机来的限制字符产生中断，那么可以在这个子程序的起先处加入REM=O来禁止接收，在子程序结束处加入REM=I再次打开串口接收。大家也可以用上面的实际源码加入REM=O来进行试验。TB8发送数据位8,在模式2和3是要发送的第9位。该位可以用软件依据须要置位或清除，通常这位在通信协议中做奇偶位，在多处理机通信中这一位则用于表示是地址帧还是数据帧。RB8接收数据位8,在模式2和3是已接收数据的第9位。该位可能是奇偶位，地址/数据标识位。在模式O中，RB8为保留位没有被运用。在模式1中，当SM2=0,RB8是已接收数据的停止位。TI发送中断标识位。在模式0,发送完第8位数据时，由硬件置位。其它模式中则是在发送停止位之初，由硬件置位。TI置位后，申请中断，CPU响应中断后，发送卜一帧数据。在任何模式下，TI都必需由软件来清除，也就是说在数据写入到SBuF后，硬件发送数据，中断响应（如中断打开），这时TI=I,表明发送已完成，TI不会由硬件清除，所以这时必需用软件对其清零。Rl接收中断标识位。在模式0,接收第8位结束时，由硬件置位。其它模式中则是在接收停止位的半中间，由硬件置位。Rl=I,申请中断，要求CPU取走数据。但在模式1中，SM2=1时，当未收到有效的停止位，则不会对RI置位。同样RI也必须要靠软件清除。常用的串口模式1是传输10个位的，1位起始位为0,8位数据位，低位在先，1位停止位为1。它的波特率是可变的，其速率是取决于定时器1或定时器2的定时值（溢出速率）。AT89C51和AT89C2051等51系列芯片只有两个定时器，定时器0和定时器1,而定时器2是89C52系列芯片才有的。5.2PE3240及单片机接口PE3240及单片机接口只有一种方式，即三线串口模式，电路连接如图5.3所示。图5.3PE3240及单片机串行接口分频参数R、M、A是以20位串行码形式输入PE3240的。其中，R为6位，M为9位，A为4位，还有一位Pre-en为常0。数据格式如表5.1所示。表5.1数据格式表接I1模式R5R4M8M7Prnen,.I6M5M4M3M2M1M0R3R2R1R0A3A2A1A0串BBBBB4BBBBBBBBBBBBBBB行0123567891()111213141516171819码位数488PE3240串口模式及SPl串口及RS232串口都不同，必需依据特定的时序实现串行码输入，即当SWR为低电平常，在SCIk的上升沿，串行码被串行输入PE3240主寄存器。留意，高位BO先入。5.3程序代码依据串口时序和数据格式，我们编写了好用高效的AT89C51单片机及PE3240的C51串口通信函数。详细如下：uintfre(-word-dowel1(uintfre(1.word)i-/变量定义media-byte-freq-w0rd；PE3240m(uchar)(mediabyte/101)；PE3240a-media-byte10*(PE3240m÷l)；bytel-PE3240-m&0x7f；byte2一(PE3240a&OxOf)IOXB0：/此处的OXBO是R3R2RIRo值dowel1-byte=(uint)byte1；media-byte-dowell-byte<<8;dowel1-byte-media_byte；media-byte=(uint)byte2：media-byte-media-byte&Ox(X)ff；dowel1-byte-doweI1.bytemedia-byte：returndowell-byte；voidpre-sent(void)/预置高4位ucharPredata=OXd。：/此处OXd。为预置值R5R4M8M7-/变量定义for(i0：i<4；i+)if(Dredata&0x80)PE3240DATA-I；elsePE3240DATA=O;for(100p=0;loop<10;100p+)nop-0：PE3240C1.K-!PE3240-C1.K；for(100p0；100p<10:loop+)-nop-()；PE324O-C1.K一！PE3240C1.K；for(K)Op0；loop<10;loop+)一nop-O；PE3240SEN-1；for(100p-0；100p<10;loop÷+)-nop-O；PE3240SEN0；predata<<-1；PE3240C1.K-O；PE3240SEN=I；PE3240DATA=O;voidPE3240Seria1.Input(uintbyte)/变量定义sendcode-byte；PE3240SWR-0；PE3240C1.K=O;PE3240DATA0；for(i-0；i<16；i+)if(sendcode0x8000)PE3240DATA1；elsePE3240-DAT-0；for(100p0；100p<10;loop+I)-nop-O；PE3240C1.K-!PE3240C1.K；for(100p0；loop<10;loop+)-nop-O；PE3240C1.K=!PE3240C1.K；for(100p0：loop<10;loop+)-nop-O；PE3240SEN-I；for(100p0；loop<10;100p÷+)-nop-()；PE3240SEN0；sendcode<<-1；PE3240C1.K=O;PE3240SWR-I；PK3240DATA0；本串口通信函数的设计特别奇妙。由于单片机一个字节是8位，因此把20位串行码分为高4位和低16位分别发送，高4位由预置函数置入，低16位由串行输入函数置入。其中，分频参数R、MA是依据输出频率的首频率和波道间隔，按下式计算:fg2bodao-jiange10X(M+1)+Abodao-Jiange(5.1)(5.2)第6章总结展望本科毕业设计是对高校四年来所学专业学问的整体考察，也是对自己综合实力的次很好的评估。通过本次毕业设计我对P1.1.有了深刻的了解，对PeregrinC公司的高性能数字锁相环芯片PE3240的特性有了全面的相识。最终通过采纳Peregrine公司的高性能数字锁相环芯片PE3240设计的1.波段频率源性能指标良好：输出频率范围为100.1222.1MHz；频率间隔为1MHz；波道数为40：杂散抑制度350dB：相位噪声W85dB（偏离中心频率10kHz处）；频率稳定度为±1X10。逝者如斯，不舍昼夜，四次春去春又来，岁月稍纵即逝。此时，回头想想这段短暂的求学路，时而喜悦，时而惆怅。在这个漂亮的校内里，原本天真无趣的我如今已蜕变成一个睿智、沉稳的青年，感谢命运的支配，让我有幸结识了很多良师益友，是他们教我如何品尝人生，让我懂得如何更好的生活！人生到处是驿站，已是挥手作别之时，在此，向全部帮助过我的人献上我最真诚的谢意！“饮其流时思其源，成吾学时念吾师。”至此论文完成之际,谨向我敬重的导师陈晓维老师致以真诚的谢意和崇高的敬意。特别幸运能够成为您的学生，在这短短的四年里，倾听着您孜孜不倦的训诲，感受着您严谨进取的治学精神和乐观向上的生活看法，我不仅体会到学问及探讨的魅力，也学会了很多做人的道理。感谢您始一路指导至论文的完成，正是因为您思路清楚、反应灵敏，学术看法清爽而开放，才使我的毕业论文有了极大的写作空间。您的悉心点拨,耐性引导,常让我有“山穷水尽疑无路,柳暗花明又一村。”的感觉。毕业在即，在此谨向您表示我最诚心的感谢，同时，祝您工作顺当，合家快乐，身体健康，一切安好！另外，还要感谢柳志广老师、何香玲老师、周立俭老师及通信及电子工程学院其他老师。各位老师道德及学术并重，宽容博大的胸襟、谦逊朴实的为人，令我如沐春风，倍感温馨。恒久难忘老师们所传授的各种心理学理论学问和技术，恒久难忘老师们在个人人生观、世界观上的引领和指导。数载训诲，师恩难报，我在这里各位老师鞠躬致谢！“何当共剪西窗烛，却话巴山夜雨时J高校本科期间及我朝夕相处的同学是我最值得珍惜的珍贵财宝，感谢胡丰、姜涛、李勇、金正斌、安健五位同室好友的真挚友情，在此，我要向他们说：“胡丰一、姜涛、李勇、金正斌、安健、赵腾、祝付龙、周火星、付方红、周鹏鹏、陈攀等等同学，真的很兴奋能够相识你们！四年来，我们从相遇、相识到相知、相念，短短的岁月却给我留下了永不磨灭的美妙回忆。忘不了我们一起闹，一起玩，起卧床畅谈的日子；忘不了彼此劝慰、相互激励，还有“心有灵犀一点通”的时刻。你们的每一句话，每一个微笑，都值得我恒久珍藏于记忆中！”还要感马容智、毛伟等同学，我们带着共同的幻想踏进育理的校内，及之朝夕相处，为之动容，意气风发,扬起青春的风帆。同时，感谢耿晓楠、刘浪、张良斌、施乐等同学，高校本科生活有了你们的陪伴而更显丰富，有了你们的帮助而倍感轻松，有了你们的支持而深受鼓舞,感谢全部的同学，感谢全部的挚友，很幸运能够相识你们，但愿我们的友情许久，祝愿我们的将来美妙！“可怜天卜.父母心”，在我告辞学习生涯之时，请容许我向我最爱的家人表示真诚的谢意，想到他们，我总是感到暖和而安详。感谢我的爸笆、妈妈，正是因为有你们的激励和支持，才有了今日的我。你们的培育之恩，爱惜之情让我永生难忘。在我胜利的时候，你们的笑容散发着华蜜、满意和荣耀的光线，照亮了我的前程；在我失败的时候，你们的眼神透露出理解、包涵和激励的信息，让我意气风发，鼓足了志气！感谢我的姐姐、姐夫和可爱的外甥，有了你们，我们这个大家庭更显喧闹，亲切。感谢全部关切我，爱惜我的亲人，祝愿你们身体健康，万事如意！巾到用时方恨少，在这篇论文的写作过程中，我深感自己的水平还特别的欠缺。生命不息，学习不止，人生就是一个不断学习和完善的过程，敢问路在何方？路在脚下！参考文献1张厥盛，郑继禹，万心平.锁相技术，两安电子科技高校出版社，1994,5.10.2段琪炜，周洪利.基于MMC卡的嵌入式文件系统的设计及实现UJ实践及阅历，2019(7)3 BrianMiller,BobConley.Amultiplemodulatorfractionaldivider.Fortyfourthannualsymposiumonfrequencycontrol,1990.5595684 TomA.D.Riley,Miles.Copeland,Tad.,.Kwasniewski,Delta-SigmaModulationinFractional-NFrequencySynthesis.IEEEJ.Solid-stateCircuits,1993,Vbl.28,NO.5：553.5595 D.Bulaerfield,B.Sun,PredictionOfFractionaI-NSpursForP1.1.FrequencySynthesizers.IEEEMTT-S»1999,2934.6 Byeong-HaPark,Phi11ipE.Allen.AIGHz1.ow-Phase-NoiseCMOSFrequencySynthesizerwithIntegratedVCOForWirelessCommunications.IEEE-CustomintegratedcircuitsEonference,1998.567"-570.7 J.Tiemey,C.M.RaderandElectroacoustics,B.Gold,ADigitalEi'equencySynthesizer.IEEETransactionsonAudioMarch1971.VO1.AU-19.NO.1：48.578费元春，苏广川，米红等.宽带雷达信号产生技术.国防工业出版社，2019,34-40.9 ZviGalanioRichard.Campbel1.AnOverviewOfFrequencySynthesizersforRadars.IEEETrans.OnMT1.tVO1.39,No.5,1991,PP.782-790.附录