《数字电子技术》课期末考试复习题...docx

（6D4位二进制计数器也是一个十六分频电路.（）（65）双向移位寄存器可同时执行左移和右移功能.（×）（71）施密特触发器可用于将三角波变换成正弦波，（X）（72）施率特触发器有两个稳态。（>（73）多谐振荡!的输出信号的周期与Bl容元件的参数成正比.<）（74）石英晶体妥谐振荡器的振荡频率与电路中的R、C成正比。<X）（75）单稳态触发器的竹稳态时间与输入短发脉冲宽度成正比。<×）（81）D/A游换器的位数越多，转换精度越高，（>（82）双枳分型A，D转换涔的转换精度高、抗干扰实力强，因此常用于数字式仪表中。（J）（3）采样定理的规定是为了能不失真地发瞳原模拟信号，而又不使电路过于困难.（）（84>A/D转换涔完成一次转换所需的时间越小,转换速度越慢.（×>（85）A/D利换器的二进制数的位数越多，量化单位越小。（J）得分评卷入三、单事出WB（每小鹿分，共分，将对的序号坎入括号内，好小册只有一个选项是对的,多选无效）（I）要使与门输出恒为0,可将与门的一个输入端<A>,A.接0B.按1C.接0、1都可以D.输入端并联（2）要使或门输出恒为1,可将或门的一个输入端A.接0B,按1C.接0、1都可以D.输入端并联（3）要使异或门成为反相涔时，则另一个输入端应接（B）,A.接0B.接1C接0、I都可以D.两输入端并联（4）集电极开路门（OC1>在运用时.愉出般通过电Hl接通.A.地B.电源C.输入端D.福不对（5）以下电路中套用于总线应用的有l_D_bA.OC11B.CMOS与非门C.漏极开路门D.TS1.门指出下列各式中哪个是3变JItAHC的最小（B）,.ABB.ABCC.ACD.A+8（22>选辑项施C5色逻辑相邻友为（八）A.AliCDB.ABCDC.ABCDD.ABCD（23）实现逻转函数Y=后F须要用（B）A.两个与非门B.三个与非门C.两个或非门D.三个或非门（24）使逻辑函数取值=/+5C+q）为I的变量取值是（C）A.OOIB.IOIC.OilD.Ill（25）函数匕A88C+AC与Y2=X万+正+正.<D>A.互为对偶式B.互为反函数C.相等D.A、B、C都不对（31>若在编码器中有50个编码时象，则要求检出二进制代码位数为（B）位.B.610D.50（32）一个I6选一的数据选择器，其地址输入（选择限制输入）然有（C）个。A.IB.2C.4D.16（34）用四选一数犯选择器实现函数Y=AAo+Xo,应使（八）.A.D0=D2=O.D=J=1B.D0=D2=I./Ji=D3=OC.D0=Di=O./Ji=D3=ID.Dn=Di=I.D2=Di=O（35）八路数据安排器，其地址输入端有（C个。A.IB.2C.3D.-1E.8（41）IolO的基数是（B）A、10B.2C,16D、随意数（42）二进制数的权值是D）A、10的麟8、8的麟C、16的和D、2的知（43）和4位串行进位加法器相比，运用4位超前进位加法器的目的是（B）A、完成4位加法运算B,提高加法运舞速度C、完成中并行加法运算D,完成加法运免自动进位（44）能对：进利数进行比较的电路是（八）C、数据选择器D,编码器B.8个半加零组成D、16个全加器组成D.8A.数值比较器B,数据安排器（45） 8位串行进位加法器由（AA,8个全加器组成C、4个全加器和4个半加器组成（5!）存储8位二进制信息耍0l个触发器,A.2B.3C.4（52）对于JK触发器，若J=K,则可完成触发器的逻轼功能.A.RSBDC.T（53欲使JK触发器按Qn-=Q"工作，可使JK触发器的输入ABDF.AJ=K=OBJ=QtK=QCJ=Q1K=QDJ=Q1K=OEJ=OtK=Q（54）欲使D触发器按Qe=B工作，应使输入D=_D_.A.0B.lC.QD.Q（55）为实现物JK触发零转换为D触发渊.应使AAJ=D.K=DB.K=DJ=DCJ=K=DDJ=K=D（61）同步计数器和异步计数器比较，同步计数器的显岳优点是A,A.工作速度离B.触发器利用率高C.电路简洁I）.不受时钟CP限制.（62把一个五进制计数零与一个四进制计数器串联可得到进制计数湍.,.4B.5C.9D.20（63）8位移位寄存器，串行输入时经个脉冲后,8位数码全部移入寄存器中。B.2C.4D.8(64) 一位842IBCD码计数器至少须要B个触发器。A.3B.4C.5D.10(65)加/减计数器的功能是（八）A.既能进行加法计数又能进行减法it数B.加法计数和减法计数同时进行C.既能进行二进制计数又能进行十进制计数D.既能进行同步计数又能进行异步计数(71) 一谐抿落器可产生B.A.正弦波B.矩形脓冲C.三角波D.锯齿波(72)石英晶体多谐振荡涔的突出优点是JA.速度离B.电路简沽C.振荡频率稔定D.输出波形边沿陡的(73)555定时器可以组成ABC.A.多谐振荡器B.总稳态触发器C.施密特触发器D.JK触发港(74)用555定时器组成施密特触发器.当输入限制端CO外接1OY电压时.回差电压为B.A.3.33VB.5VC.6.66VD.IOV<75>以下各电路中，可以产生脉冲定时。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器<81>A2A倒T型电阻网络D/A转换零中的阻值为(B)A.分散值B.*和2RC.2R和3RD.R和2(82)将一个时间上连续变更的模拟量转换为时间上断续(离散的模拟用的过程称为A0A.采样B.分化C.保持D.编码(83)用二进制码表示指定窗散电平的过程称为_D_.A采样B.t化C.保持D.编码(84)将幅值上、时间上禹做的阶梯电平统一归并到最邻近的指定电平的过程称为B。A.采样B.最化C.保持D.编码(85)以下四种转换器，A是A/D转换器且转换速度最高.A.并联比较型B.逐次能近型C双枳分型D.施密特触发器得分评卷入四、传善(M、题分，共分)1 .进行逻辑电路设计时，请问对与门和非门多余的箱入崩如何处理？答：对于马门和与非门的多余输入就可干脆或通过电阻接到电源ViX上，或将多余的输入端与正常运用的询入掂并联运用.或门和或非门的多余输入端脚接地或者与有用输入端并接.2 .请简述卡诺图化简法的基本原理和化简方法？对无关顶如何处理？答：卡诺图化简法是嘱合并相邻小项的原理进行化简的，两个相邻最小项合并可以滴去一个变量，4个相邻最小项合并可以消去2个变量，一般说，2。个相邻最小项合并，可以消去n个变fit卡诺图化筒方法的优点是简洁、直观.有1定的步骤和方法可循.无美J可以取0.也可以取1,它的取值对逻辑函数值没有影响,应充分利用这一特点化简逻辑函数，以得到更为满足的化荷结果，3 .什么是译码器？常用的译码器有哪些？答：译码是娘码的逆过程，它符驰入代码转换成特定的情出信号,即符何个代码的信息“翎译”出来,在数字电路中，能盛实现译码功能的逻辑部件称为译码器，译码器的种类有很多，常用的洋码器有：进制译码器、二-十进制译码器、显示译码器等。4,什么是数据安排器？答：将一路输入数据安排到多路数据谕出中的指定通道上的逻辑电路称为数楙安持»,又称多路数据安排器.数据安排器和译码器特别相像，将译码器进行适当连接，就能实现数据安排的功能。51 .触发器和门电路是构成数字系统的荔本逻辑单元.前者具有记忆功能，用于构成时序逻讯电路：后者没有记忆功旎.用于构成组合逻辑电路.触发器的两个基本特点：有两个稳定状态：在外信号作用下，两个稳定状态可相互转换,没有外信号作用时，保持原状态不变，因此，触发器具有记忆功能，常用来保存：进制信息,一个触发器可存储1位二进制码，存储位二进制码则需用“个触发器，52 .触发港的逻辑功能是指触发潺的次态与现态及入信号之间的逻辑关系.其描述方法主要有特性表、特性方程、驱动灰、状态转换图和波形图（又称时序图）等.触发涔依据逻辑功能不同分为RS触发器D触发器JK触发器T触发器厂触发器61 .时序能轮电路由触发涔和组合逻辑电路拆成，其中触发器必不行少.时序逻轼电跖的输出不仅与输入有关,而且还与电路原来的状态有关.时序逻辑电路按时忡限制方式不同分为同步时序逻辑电路和齐步时序逻辑也略.前者全部触发器的时钟输入端CP连在起，在同一个时钟味冲CP作用下，凡具爸翻转条件的触发器在同时刻翻转。后者时钟脉冲CP只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行.描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、给出方程、状态转换现值表、状态转换图和时序图等.时序设辑电路分析的关键是求出状态方程和状态转换真值表，然后分析时序能辑电路的功能，62 .计数涔是快速记录输入脓冲个数的部件.按计数进制分有：二进制计数器、十进制计数器和随意进制计数器：按计数增减分彳h加法计数器、减法计数器和加/减计数器：按触发器翻转是否同步分有:同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等，集成计数器功能完善、运用便利敏捷，功能衣是其正确运用的依据.63 .利用集成计数涔可以很便利地构成N进制（丽西:进制）计数牌.其主要方法为：反馈法零法和反馈比数法，当须要犷大计数器容信时，可将多片集成计数器进行微联.反馈清事法和反馈置数法的主要不同是：反馈归零法将反馈限制伯号加至清零端而上：而反馈置数法则将反馈限制信号加至置数端1.D上,且必需给置数输入端Dy-DO加上计数起始状态使。反馈归零法构成计数器的初值肯定是0,而反馈置数法的初值可以是0,也可以非0.谀计时，应弄清归室或也数功能是同步还是异步的，同步则反馈限制信号取自Smi:弁步则反限制信号取自SN。64 .寄存甥主要用以存放数码.移位寄存器不但可以存放救玛，还能时数码进行移位操作,移位寄存器行单向格位寄存涔和双向移位寄存零.集成移位寄存滞运用便利、功能全、怆入和输出方式敏捷.功能表是其正确运用的依据.71 .多谐振荡器没有稔定状态,只布两个树稳态,依靠电容的充电和放电，使两个师桧态相互自动交换，因此，多谐振荡器接通电源后便输出周期性的矩形脉冲。变更电容充、放电回路中的R.C值的大小，便可调整振荡频率.在振荡频率榜定度要求很高的状况卜“可采纳石英晶体多谐振荡潺“多谐振荡潺主要用作信号源.72 .脩密特触发器有两个稳态状态，而每个稳定状态都是依然输入电平来雉持的.当怆入电压大于正向阈值电压UT+时，输出状态转换到另一个稳定状态：而当输入电压小于负向阈值电压r.时，输出状态又返回到原来的稳定状态。利用这个特性可将输入的随意电压波形变换成边沿陡陌的矩形脓冲抬出,特殊足可符边沿变更缓慢的信号变换成边沿陇靖的掂形脉冲.脩密特触发器具有阿基特性,调整网差电压的大小,可变更电路的抗干扰实力.网差电压越大，抗干扰实力超翻。施密特触发案主要用于波形变换成、脉冲整形、锚哎彩别等。73 .单稳态触发器有一个柄定状态和一个新稳态,在没有触发脉冲作用时，电路处于柩定状态，在输入触发脉冲作用下,电路进入新稳态经一段时间后,自动返回到稳定状态从而怆出宽度和幅度椰符合要求的矩形脉冲，怆出脉冲宽度取决于定时元件凡C（ft的大小，与输入触发脉冲没彳f关系。调整R、C值的大小，可变更输出脉冲的宽度。74 .555定时器是一种用途很广的多功能电路，只需外接少显的阳容元件就可很便利地处成施密特触发潜、单枪态触发渊和多谐振荡器等运用便利般捷,有较强的驱动负载的实力,获得了广泛的应用.81 .D/A转换是将输入的数字员转换为与之成正比的模拟电中，常用的DfA转换涔主要有权电阳网络鞭、R-2R倒T形电阻网络型、权电流网络鞭转换器.R-2R倒T形电阳网络MX转换器所需电阻种类少.转换速发快,便于集成化.但转换精度较低,权电流网络QA转换零转换速度和转换精度椰比较高.82 .'D转换是将输入的模拟电压转换为与之成正比的数字出,常用D转换器主要有并联比较型、双枳分型和逐次渐近型。其中，并联比较型A/D转换器属于干脆转换型,其转换逑度最快，（H价格贵：双积分型A/D转换零属于间接转换型,其速哎慢但精度高、抗干扰实力强：逐次渐近型也属于干脆转换型,其速度较快、精度较高、济格适中，因而被广泛采纳.83A2转换要经过取样、保持、此化与编码四个步骤实现，前两个步骤在取样保持电跖中完成,后两个步骤在A，D转换器中完成，在对模拟信号进行取样时，必需满足采样定理，取样脓冲的频率人必需大于等于输入模拟信号顿谱中最高版率重地的2倍.这样才能不失真地复原出原来的模拟信号.84 .D/A转换器和'D转换器的辨别率和转换精度都与转换器的位数有关，位数越多，辨别率和精度糖高.基准电压VREF是用要的应用参数，要理解基准电压的作用，尤其是在AjD行换中，它的值对肽化误差'辨别率都仃影响.般应按器件手册给出的范围确定VREF值.并且保证怆入的模拟电压最大伯不大于Vref伯.得分评卷入五、分析应用（每小感分,共分）1.秒信号发生电路杪信号发生电路产生UIZ的时间基准信号,数字钟大多采纳3276«<2,s）HZ石英晶体振荡器.羟过15级二分痂，获得IHz的秒脉冲.秒脉冲发生器电路如图6-36所示.ffl6-36秒履冲发生该电路主要应用CrMOM)CrMO60是十四级二进制计数器/安排器，振藩器，它与外接电阻、电容、石英晶体共同祖成2s=32768Hz振荡器，并进行14皴二分频,再外加一级D触发器(741.S74)二分领,输出IHZ的时基秒信号。CD4060的引脚排列如图所示R是直流负反馈电阻，可使CD40M)内非门电路工作在电压传怆特性的过渡区,即线性放大区.当的阻值可在几兆欧到几十兆欧之间选择，TR取22M.CnCz起稔定可在频率作用,其中，C2是微调电容，UJ将振荡器的频率调整到精确值.计数器的秒、分、时的计数均由集成电路741.SlM)实现,其中.秒、分为60进制，时为二十四进制。秒、分六卜进制计数器杪、分计数零完全相同,招一片741.S160设计成十进制加法计数器,另一片设计成六进制加法计数器.当计数到59时，再来个脉冲变成00.然后用更新起先计数.如图637所示.Q-CrP741.S16(X1)CO(ICRID仄D1D:H第2.Q103一Cn_CTr741.SI6O(2)coCP>CR1.DDllD1DifCPffl6-37六I选制计数器(2)时选制数为二为四进制计数器.如图6-38所示。m63R24进制“致器4电路如图所示，由555定时器也成0.0lFTP5.1kRKH)k7RDEOUTTH555COTRGND+5VC=47FCIO.OlF(I)请问此电路的名字？多谐振荡器(2)计柒它的频率f?T=0.7(RI+R2)C单稳态触发怒定时时间为TW=RCIn3=1.1RC得分评卷入六、缘合设计（每小遨分,共分）1.用基本集成门电路设计制作三人表决零.3人中至少有2人同意,提案通过.否则提案不通过.当表决某项提案时，同意则按卜对应的开关,不同意则不按，表决结果用1.ED灯显示，假如灯亮，则提案通过，不通过1.ED灯不亮。依据项目签求，设计一个三人少数听从多数的去缺组合逻辑电路。设计制作步如下，<1>分析设计要求，设三人为A、B,C,同意为1,不同意为0：表决为Y,有2人或2人以上同意，表决通过，通过为1,推翻为0。因此，A、B、C为输入m，Y为输出ft<2）列出口曲表，如表2-7所示.（I分）序号输入端，出端01ABCY0200003001040100501106100071010811009111(3)写出4i小项表达式y=ABC+C+AfiC+ABC(4)化简建较表达式Y=AC+ABC+ABC+ABC+ABC+ABC(A+A)BC+AC(B+B)+AB(C+C)=A8+8C+AC（5）画逻辑电路图,可用与非门一与非门集成电路未完成.也可用洋码器和门电路来完成.（2分）格上述与或友达式Y=A8+8C+AC化为与非与非发达式,Y='B'BC:CA,则逻辑电路可用图2-18表示。