EDA数字电子设计多功能数字钟设计---副本.docx

EDA设计11试验;f艮告J粉惋数生舒世神学院：自动化学号:0810190145姓名：张骞指导老师：谭雪琴完成时间：2011年5月15日多功能数字钟设计摘要：利用QUanUsIl软件采纳梭块化设计方法设计一个数字钟.通过原理图输入进行设计，取代VHD1.语言设计，软件仿直调试胜利后编译下我至可编程试验系统SmaUSoPC中进行硬件测试.实现并充分领会硬件设计软件化的相照.关键字:软件;数字钟；模块化;VHD1.;AbslnictzUsingtheQuartusIIsoftwaredesignadigitalbellwithlheblockingmelhod.ThcdesigntakestheorydrawinginsteadofVHD1.Ianguage.AflcrenluatingandIkbUgingSucccssfullyjranslalcandCditlhCc(xic.Then,downlo；id(heresultlotheprogrammableSmartSOPCsystemandtestiinhardware.Realizing(hesoulofdesigninghardwarebysoftware.Kcyw<>rds三sflware:digitalbell;bkking11c(lHi:VIID1.一设计内容3二设计要求3二方案论证4总体电路图4基本计时电路的工作原理5附加闹钟电路的工作原理5整个时钟原理框图6三基本计时电路子模块设计原理61、脉冲发生电路62<.计时电路103、校分校时保持清零电路144、动态译码显示电路155、报时电路186、消开关组电路197、基本计时电路综述21四闹钟电路子模块设计原理221、闹钟开关消颜及校时校分清零电路222、闹钟与计时校时分复用电路253、比较电路264、2选1显示复用电路275,报时音乐电路286、音乐选择电路297、音乐产生电路30五未实现功能的原理简述361、秒表362,万年历373,模块化与接口设计37六程序下教、仿真与调试38七试验总结与感想39一、设计内容设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在眼刷电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能.我们设计的电路在具有携木功能的茶础上，增加了下列功能：整点报时、闹钟设汽、彩馋和星期显示调悠功能.二、设计要求2.0基本要求1、能进行正常的时、分、秒计时功能：2、分别由六个数码管显示时分秒的计时：3、KI是系统的使能开关（KI=O正常工作，Kl=I时钟保持不变）；4、K2是系统的清冬开关（K2=0正常工作,K2=l时钟的分、秒全清零）；5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）：6、K4是系统的校时开关（K4=0正常工作，K4=l时可以快速校时）；.2.1 提高部分要求1，使时钟具有整点报时功能（当时钟计到S9%T'时起先报时,在59'53:59'55二59,57”时报时短率为512Hz.5939”时报时频率为IKHZ）：2,闹表设定功能；二、方案论证本试脸在实现试脸地本功能的基础上，加入了整点报时、闹钟设置、彩铃和星期显示调整功能.图I为试验功能方框图:显示译码电路7计时电路二整点报时电路z=闹铃荚闭电路闹钟报时电函音乐产生电路=y=4闹钟设定电路:星期调整电路图I试监方框图数字计时器基本功能是计时，因此首先须要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础,试验中可以运用的振荡频率源为48MHZ.通过分领获知所备脉冲频率（IHzJKHzJKHz）e为产生秒位，设计一个模60计数器，对IHZ的脉冲进行秒计数,产生秒位：为产生分位,通过杪位的进位产生分计数脉冲,分位也由模60计数器何成：为产生时位，用一个模24计数器对分位的进位脓冲进行计数.整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。W示功能是通过数选器、译码零、码转换器和7段雅示管实现的.因为试脸中只用一个译码显示单元，7个7段码6个用于显示时分秒，一个显示星期），所以通过4个7选一MUX和一个3-8译码器办作，依据计数器的信号进行数码管的动态显示.湾零功能是通过限制计数涔清零端的电平凹凸来实现的.只需使清考开关按下时各计数器的清零端均车肱接入有效电平（本试验中是低电平），而清零开关断开时各清零端均接入无效电平即可.校分校时功能由防抖动开关、逻辑门电路实现.其基本原理是通过逻辑门电路限制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器供应：当按下校分校时开通时,既可以手动触发动身式开关给进位脉冲,也可以有恒定的IHZ时:冲供附恒定的进位信号，计数器在此脉冲崩动下可快速计数.为实现军薪网时，采纳防抖动开关（由D触发器实现）克服开关接通或断开过程中产生的一串脉冲式振动.保持功能是通过逻辑门限制杪计数器谕入端的IHZl恢冲实现的.正常状况下,开关不影响脉冲输入即秒正常计数,当按下开关后，使脉冲无法进入计数跳，从而实现计时保持功能，整点报时功能可以通过组合龙辑电路实现“当计数那的各位呈现特定的电平常,可以选通特定的与门和或门，将指定的领率信号送入蜂呜器中，实现在规定的时刻以指定频率发音报时。闱钟设定功能.闹仲只设定时和分.基本模块与正常计时电路里的校时校分电路相同.本试验中为节约按键.闹伸时间调整键或用正常网时的校时校分开关，为使设定用管与正常计时中调整时间按键互不影响，懒外用一个闹钟使能键,按卜该键后进入闹钟设定界面,此时校时校分开关用干调整闹钟时间对正常计时没有影响.且此时7网显.示码显示的是闹忡时间；制原使能键后校分校时键用于对数字钟进行时间谓整，对设定的闹钟时间没有影响，音乐产生电路，本试脸中音乐是快乐颂的前半部分，共32个节抽，5个音领。32个5个音频的猱率由分粉器产生，32个节拍需依据依次产生，且要能够新环.因此用译码器循环按序进取音频，所以须要一个模S循环计数器和一个5-32译玛器，洋码选中位与所需的音颇相与之后送入蟀呜器产生音乐效果.闹钟报时功能.在计时电路走到设定的时间时闹於报时功能会被启动，通过与音乐产生电路进行设轼加合，使得在达到同告时，发出音乐声.闱作关闭功能.考虑到实际状况.希电网曾声可以被关闭.同时在关闭闺仲耀红原后,闹等不再响，但是在下次闹等时间来临时闹铃可以接着工作,试验中实现此功能的纪要一个触发器来实现，星期设定电路功能，星期显示功能由模7计数器构成,1-6时为依次计数，星期日显示为8,即从6跳过7千腌IS入8,然后再由8进入1.由此可见，须要设定这样一个计数器：在一次循环计数过程中,要有两次置位,且两次所置数有所不同.三、基本计时电路子模块的设计原理1、脉冲发生电路（分频电路）脉冲发生电路将试验箱48MHz的频率分频成IHz（供系统时钟），2Hz（快速校分、校时）以及IKHZ和500KHZ（供闹钟电路）.此外,报时音乐电路的闹铃音乐也须要各种频率的脉冲，将在音乐电路中探讨。模块封装:48tnh:"4<rz48khrIhzIkhzSXJhz2m；JkltfI'i½-n内部电路:由内部电路可知,分频电路由2分频电路、24分频电路、100O分频电路构成,其中24分频电路由3分频电路和3个2分频电路组成的8分频电路构成。以下分别探讨：1.12分频电路(1)模块封装：(2)内部电路:2分频电路可以由多种方法实现,此处运用D触发器实现2分频。（1）模块封装:（2）内部电路:3分频电路可以由多种方法实现,此处运用74160组成模3计数器实现3分频。74160由Reo给置数信号,置数Ol11,即7,计数7,8,9。仿真波形:ICOOMXOOhe«0OntMOOMCOO0KtM1.324分频电路(1)模块封装：Sv24T>1.CiQldl24-÷>：1111；(2)内部电路:24分频电路由3分频电路与8分频电路组成,其中8分频由3个2分频电路组成,在此不再探讨。(3)仿真波形:"T7ICO0M320040Ona690a00m-M-r'TTi''巨必，rum11rjmruuwuuuwjmrww1.r1.r1.r1.r1.rmJe&3_JII1.4100O分频电路(1)模块封装：vio”T一一一一U.一一,一.；一CIy100QdM0o2-÷三inrt2；i»*r*r*r»'*»wr(2)内部电路：100O分频电路由3个模10计数器组成,其中模10计数器由74160组成，在模1000计数器末端加了一些门电路，使得输出为如区豆+区豆.即当模IO计数为0000,OOOl.0010.001IQl（X）时输出为1,其他给出为0,即（M为I,59为0,从而实现1:1占空比。（3）仿真波形:2、计时电路计时电路包括秒,分，时，星期四个模块,依次进位。其中，秒和分模块类似，都是一个模60计数器，只是秒模块的进位为IHZ脉冲，而分模块的时钟为秒模块的进位：时模块是一个模24计数器，而星期则是一个特别的模7计数器。计时电路示意如下:2.1秒计时模块CD模块封装：(2)管脚说明:输入:COU60为外部的IHZ脉冲，Srd为清零信号。输出:。1至。4为杪个位,。5至。8为杪十位。Sjm为秒向分的进位秒计时模块的实质是一个模60计数器。如图，前一个74160为个位，后一个为十位，每当个位计数到Io(H时,RC。由0变为1,将十位的AVT置位，十位的74160计1,当十位的计数到5(OlOI),个位的计数到9(K)OI)时，正好是60,此时置位两个计数器,重新由0起先，这样就完成了模60计数。74160置位端1.DN低电平有效，因此将59时个位的0，Q九十位的°，QC与非之后送给1.DN.在0到59之间时，1.DNA无效：59时，1.DN-Q,计数器将被置位为0.(4)仿真波形：Ulepa-pa划”<¾p>x网PU0pu¢00JMIulnnn11n1111n11nwtjijWt11111111juuuuuuuuuuuuuuuuuuuWWin1111nnu2. 2分计时模块输入:COU60为外部的IHZ脉冲，mrd为清零信号。输出：ol至o4为分个位,o5至o8为分十为mjh为分向时的进位(3)内部电路、仿真波形：与秒计时模块相同.在此不再赘述2.3 小时计时模块CD模块封装：.不时.CaXrt24rdcou24njt13hjdO(IJo(2o(3oH)o(5响o(70(8)(2)管脚说明:输出：。口至。4为时个位，。5至。8为时十位.hjd为时向星期的进位输入:CoU24为外部的IHZ脉冲，hrd为清零信号。位为3,十位为2时置位为0,即将个位的Qb,2和十位的心经与非门接入1.DN。(4)仿真波形：J"1.1.1.1.1.11J1.1.1.r1.1.1.r1.r1.r1.r1.r1.r1.r1.nJ11J1.1.11J«(3。仁。【1«<£4IUd200MJUWwUvUlnnnnnJVUImnvuurmvuvuuuwuvuvuuvuunu1.T3、校分校时保持清零电路2.4 校分校时保持模块(I)模块封装:(2)管脚说明:输入:2hz为外部脉冲,用来校分时：IhZ为计时脉冲:Sjlni为秒计时电路输出的进位：mjhi为分计时电路输出的进位：khou为校时开关：kmin为校分开关:kbao为保持开关输出：SgC为秒计时电路输入的计时脉冲：Sjmo为分计时电路的辘入脉冲：mjho为时计时电路的输入脉冲(3)内部电路:妆少时电8：可见当保持开关kbao为低电平常，正常计时：为高电平常秒个位无时钟信号输入，从而整个系统处于保持状态。当校分开美kmin=l时,秒不再计时，同时屏蔽了秒向分的进位输入，使得进位脉冲为2hz,从而实现快速校分；当校时开关khou=l时，秒不再计时,同时屏蔽了分向时的进位，进位脉冲为2hz,实现快速校时。本电路校时分的时候秒计时是停止的,这样做有利于精确的校分校时，以免进位打乱已经校好的时间。但是本电路有些许缺陷，这是为了实现校时校分时电路停止计时而产生的。当校时校分开关快速来回拨动时秒计时也会相应的增加，这是由r校时校分开关的来回拨动就相当丁给r一个脉冲给秒计时电路，从而使得秒计时加k但对于实际应用时这个缺陷影响不大，因为不会有人将校分、校时开关来回的拨动，般校分校时过程开美仅来回次，没有什么大的影响。3. 2清零电路模块消零开关kql接至分，秒，时及星期的清零端，当其为高电平常分杪时及星期同时清零.4、动态译码显示电路3.3 动态译码显示电路原理显示电路主要由数据选择器74151、译码耦74138、计数器、显示译码器7447和数码显示管组成。显示电路示意图如下:H4JI24进4MUXDIGOK42I小译码踹7447Cl.K2l<)Vl数牌74138ICM-=力ICS；DICJA1>?用动态扫描显示法进行数据显示，即每次只显示一位,11DiaII1t>IG2JOIU3Il>l<jJJDlGSI10106DIG7依据肯定的显示时间：SiSe:：dgta19nsNins*8邢刈3h3刈M30)M3.0)M30¼3.0Ikhxkltm1en6Q间隔轮番显示。每个显示位均为四位二进制数.所以须要4片数选得：要显示的位有时分秒6位(HH,H1.,MH,M1.,SH,S1.),加上星期显示1位(w),再加上一个空位，共8位。数选器的选择信号有三位，要用一个模8循环计数器作为数选器的地址选择端，供轮番选择带显示的数据：此外，还要用一个3-8译码器74138来选择数码管(DIG位)来显示对应的数据。4. 2动态译码显示模块(I)模块封装：工游4I：:，出邮:X11必:IhlPv:KhPJ(2)管脚说明:输入：slsh,ml,mh,hlhhw分别为秒，分,时的个位和十位以及星期的显示输出，Ikhz为扫描频率,示IannI为闹钟开关。输出：en6.0限制七个数码管的使能端，a至g为数码管的七段。(3)内部电路:«*»：;>rr：*R-AeCCO01WYC405C6WQi74151-*W-A,产ABC00MD2YD3MKD6WCM74151AaCCDDlMYVM050?都74151gumoy»AeCCOVWN(X05C6DT族'74151嘀K1.FftKfR：7T*71A3C6CZ.7W7>：DCOEaMdCf.J7°9T48SsSlchisroj5?；<：W9力：二：二岬:二二：4：/4：二：MplT-：叩li711i,11iltkctwR.Jr11+"bw'*-bb"w,，:.北棣：.证1.C*ABOACC6DQCBnCOOrCCIRMC1.K7ViYQHAYlMY2MCY3KGlY4MG2AWY5N0»愉Y7N74138向38慨Oe>、*=>r!4t=>°EEF三：融呈翔地计数器74161设计为模8的循环计数器,其输出既作为4片74151的限制端,又作为38译码器74138的限制端.当计数器计数到某一个数值时，四片74151同时选取对应位的输入组成计时器某一位的BCD编码，接入显示译码器7447,与此同时依据计数器的数值，74138注码器也通过数码管的使能端选择对应位有效,从而在试验箱上显现数据,扫描的领率为IKHZ,因为人眼的视觉停留,会感觉七个数码管同时显示。此外,电路中还增加了个闹钟开关kalarm,使其与秒，星期的使能输HJ相或。采纳此设计的目的是使在设定闹钟时间时，用不到的秒与星期相应位的数码管不显示。即当kalarm-0时正常显示计时状况，显示星期、时、分、秒共7位数据；当kalarm=l时显示闹钟设定时间，仅显示8位数码管的中间4位，为时、分的个位和十位。这样能更好的区分正常计时与闷钟定时两种状态，同时也使得电路不受其它位数据变更带来的干扰。5、报时电路(2)管脚说明:输入：si,sh,ml.mh分别对应秒、分个位、十位的BCD码的相应位。50OhZ与IkhZ为报时电路的两种驱动频率：输出：接蜂呜器：(3)内部电路:当计时到59'53”,59'55"，59'57”时，分别发出一声较低的蜂鸣声（500hz）;当计时到59'59”时，发出声较高的蜂鸣声（Ikhzh须要在某时刻报时,就在时刻输出信号1作为触发信号，选通报时脉冲信号进行报时.59'53”对应的四个输出分别为:OlO1.1001.0101,0011：59'55”对应的四个输出分别为：OlOb1001,0101,0101；59'57”对应的四个输出分别为:OlOb1001,0101,0111；59'59”对应的四个输出分别为:OlO1.1001,0101,1001；可见，报时功能选择出的高电平输出端的分十位，分个位，秒十位均是相同的，即（HOI,10O1.（HO1:但秒个位是不同的,对应于OoI1.Olo1.Ou1.1001：但报时的频率并不相同，设广是报时函数，片是500hz报时函数，6是IkhZ报时函数。均为高电平常报时,则有F=GF1.可以将函数写为:F=F1+F2=S1.f）S1.IS1.2Shfifi0+S1.2S1.iS1.vfitm+SkSkfDSkI（Skf5vo+5&AX>+S%100o）再加上前面的分十位，分个位，秒十位的约束条件，就可以化简得到:由此可以实现报时电路，可以有多种方式来完成以上公式。6、消颤开关组电路6.1消颤开关模块（1）模块封装（2）管脚说明：输入:ki为开关输入;2hz为消颤延时频率输出：ko为开关输出：（3）内部电路：可见消须开关其实就是一个D触发器，利用D触发器锁存开关的动作信号,并且屏蔽抖动。6. 2消颤开关组模块（1）模块封装k5l：kr*ji.?.'：:Unn.r''(4.卜mol.上：（2）管脚说明：输入：2hz为消厥延时频率：kbao为保持开关输入：kxin为校星期开关输入：khou校时开关输入；kmin为校分开关输入；kql为清零开关输入：输出:kbaol为保持为关输出:kxinl为校星期开持输出;khoul校时开关输出:kminl为校分开关输出：rd为清零开关输出:（3）内部电路：稿疑并生娘Ssw:-.aiiixE：:咐»:时等分可见，消颉开关组电路即把各开关的消嵌电路集合在一起。7、基本计时电路综述基本计时电路由前面已经探讨过的脉冲发生电路模块（分频电路、动态显示洋码模块和集计时校分报时于体的计时部分模块。计时部分模块具体如下:输入：kbaoO为保持开关输入：kxin为校星期开关输入：khouO校时开关输入；kmin为校分开关输入：kql为清零开关输入：IhZ为秒计时频率：2hz为校分时星期脉冲以及消颜开关组脉冲：500hz、IkhZ为报时频率脉冲输出:sl,sh,ml,mh,hl,hh,w分别为秒、分、时、星期的BCD码的相应位,用于输出到动态显示模块显示：fengming为报时输出，接到蜂鸣器上:（3）内部电路：其中计时校分模块为计时模块与校分模块的结合，其模块封装及内部结构如卜计时校分星期电路rdIhxM30见30kxn呼叫kb3Oml*(3.J2hzM3OJknM3OlkhouM3。rh.unotc-V.Iiwrt2呵.2f：X.tann；.有一内部电路即为前面所探讨的部分，在此不再赘述。四、闹钟电路子模块的设计原理1、闹钟开关消颤及校时校分清零电路(I)模块封装：题?并美消的电跻,而忡校的分清渗电SS-2hzm(30)m(3O)khoSkqh。0)hr(3.DKrrinO*m)：於:xh三fa11>.Ejj11n-M2（2）管脚说明:输入：kh<>u校时开关输入：kmin为校分开关输入；kql为清零开关输入：2hz为校分时脉冲以及消微开关脉冲；输出：ml,mh,hl,hh分别为分、时的BCD码的相应位，用丁输出到动态显示模块显示；（3）内部电路：6.1 闹钟消颤开关组模块（I）模块封装（2）内部电路6.2 闹钟校时分清零模块(I)模块封装:iishgOiCnatoCm；.k411-.772.7rdrrt3.01krrit(3.02hzN3.X)khouh(3OJ(2)内部电路由内部电路可见，闹钟的校时分清零模块是基于计时模块的。但是没有计时部分的困难，此处相对于计时部分做了点改动。首先，在电路中取消了分向时的进位。这样做是为了防止当我们已经校好小时再校分的时侯，有可能产生.分向时的进位，这样会变更已经校好的小时，因此有必要取消.同时在实际应用中也没有进位的必要：其次，电路中只有定时频率2hz输入，加上没有秒向分的进位问题，故不需考虑相互之间的协作，校分校时部分相互之间是独立的，从而简化了限制电路。2、闹钟与计时校时分复用电路（1）模块封装:闲种枝时势与计时彼时牙复用电诏；：MMTtkhouhaiarmt11M411T.akrtnmerm.katamjl.katermka½rm1.katmutt?kalwnO.rrcl>c*<.InelOClC.hcxk.Xlock-÷11777*jI.:心：vT3a11Haozhongdingsri（2）管脚说明输入：khou为校时开关输入：kxin为校分开关输入:kalam为闹钟开关:输出：hala1111,Balarln分别为闹钟部分的校时、校分开关部号;hclock,melock分别为计时部分的校时、校分开关信号：kalarml,kala11n为闹钟信号：设计此电路的目的是为了实现校时、校分开关的更用功能，从而节约开关。即当kalar三=O时，电路输出的为计时电路的校分、校时开关信号:当kaIarm=I时，电路输出的为闹钟设定时间的校时、校分信号。本电路的实现原理简洁，仅为几个与门的运用，在此不做具体介绍。3、比较电路（1）模块封装比菽喻：E第时词与解?设定的时闰，的出板啷值GgP（2）管脚说明输入：alm15.O为闹钟设定的分、时的十位和个位的BCD码：nor15.0为计时电路所计的时间的分、时的十位和个位BCD码：klj为闹龄开关，用于限制闹钟到设定时间时是否响闹铃：输出：ComP为时间与闹钟设定的时间的比较推断值，相同时COmP为1；（3）内部电路UK!映：以M词与/定咖日.毗5i.r;.可见比较模块就是一个由异或非门组成的16位比较器，只有当计时输出与闹钟定时输出的每一位都相同时,四与门输出的comp为高电平.另,比较电路也可以由7485等数值比较器来实现比较功能。4、2选1显示复用电路（1）模块封装施I电路，海附Ui锄碘芬时输出"：'：XmI3刈Xmh(30×h(3.n)Xhhl30IrtR18（2）管脚说明输入：kala11n为闹钟开关；nml,nmh,nhl1nhh为计时部分的分、时的个位十位BCD码输出：aml,amh,ahl,ahh为闹钟部分的分、时的BCD码输出输出:xml,Xmh,xhl,Xhh为2选1电路输出的复用分、时BCD码：（3）内部电路EP3rrr0EP0EP0|rWpArW3AJn3*M2n.IWtlH时电38力时端出：74157WMJ.TPttXtRSB.AtB1A2B2A3BA4B4wMW11，足加Y1Y2Y3“由内部电路可以看出，2选1显示更用电路的实质就是16位的2选I数据选择器,数据选择器由4个4位2选1数据选择器74157组成,通过闹钟开关kalarm选择输出的数据。当kalarm=O时,输出计时电路的分、时:当kalarm=l时,输出闹钟对应的BCD码；假如在闹钟的基础上再加上其他的功能，则显示爱用电路就耍变成3选1或4选1的选择电路，但是基本原理是一样的.5、报时音乐电路（1）模块封装（2）管脚说明输入：Zhengdianbaoshi为整点报时电路输出的报时信号；COmP为比较电路输出的推断信号：yinyuc为音乐选择电路输出的音乐闹铃信号：输出：fngming接蜂呜器：通过ComP选择是否输入。整点报时信号当到达整点时即有效，但是由COmP信号限制是否输H1.当COmP=0,即闹铃未响时，整点报时信号正常输出绐蜂鸣修；当COmP=I,即间铃响时，若此时有整点报时信号，则无法输出到蜂鸣器：如此设计的目的是为了防止闹铃响时，整点报时会影响闹俭音乐，因为实际状况中闹钟设定在整点的状况很普遍，为了在整点闹铃响时音乐不受影响，对于整点报时信号进行了屏蔽。同理也可以使得整点时对音乐进行屏蔽，其原理一样，主要就看不同的设计须要。6、音乐选择电路（1）模块封装（2）管脚说明输入：k8为音乐切换开关：48mhz为音乐生成电路的输入频率:输出：yinyue为输出的音乐信号；（3）内部电路可见音乐选择电路特别简沾，仅仅是由一个开关所进行的选择.此处仅支持两首音乐的切换，同理可以设计很多音乐的切换功能，但是由于开关不足，就须要考虑开关的笈用问题，故在此仅实现2首歌的切换。由以上分析可知，音乐闹铃的关键其实在于音乐的产生，下面将对此进行分析。7、音乐产生电路7. 1VHD1.语言音乐模块(1)荷述由于时间关系.并未学习YHD1.语言，故由VHD1.语言实现的音乐是干脆运用的已经编好的程序，并不是自己设计的。但是音乐的产生过程究其本质，硬件实现和VHD1.实现的原理是一样的，卜面将就硬件实现音乐进行深化分析。YHD1.音乐在此不做探讨.试验中共运用2个VHD1.语言音乐，分别为梁祝和SUNSHINE.具体的VHD1.语言在报告中不再赘述。(2)模块封装(3)管脚说明输入：48mhz为音乐生成电路的输入频率：输出:SPk为输出音乐：7. 2硬件实现音乐模块(1)简述无论什么音乐，其硬件实现的原理是一样的。音乐是由不同频率的音频信号送入蜂呜器产生的，而要想获得音乐效果，首先要获得音频，因为不同的音符对应于不同的频率，这个由频率发生电路产生：其次要让音频依据乐谱依次依次发声，这个由译码器完成：最终，要让闹铃声在每次闹铃时都从头起先循环播放.所以须要带清零功能的循环计数器用来作为译码器的输入,将依次选中的位和对应频率脉冲相与之后，使得输出按肯定规律变更的一连串不同频率的组合，即为音乐。其中频率发生电路即分频罂，在前面已经探讨过，实现起来相对也简洁，故音乐电路的JR点是译码选择。试验中共实现了2个硬件音乐，分别为只要妈妈露笑脸3和快乐颂。在此以£快乐颂为主进行介绍。(2)快乐颂本试验中音乐是快乐颂开头一段，共有32个音符，故须要5-32译码涔。试验软件中没仃可以干脆运用的5-32译码落.所以用个2-4译码冷74139和4个3-8译码器构成。由于不知道音符对应的频率，又无处可杳，在此仅运用2khz,lkhz,500hz,25Ohz,125hz来表示对应音符，这事实上并不是正确的频率，但是并不影响原理的实现,仅是实现出来的音乐听起来比较惊奇而已。模块封装分别为频率发生电路和注码选择电路:1'频率发生电路模块封装:iharscCgjyrglv.内部电路:内部即为各种分频器的组合，在此不再探讨。2,模32计数器模块封装：iH-gl-÷J741611.DN-C1.K内部电路：模32计数器用于循环选择音符，原理同模24,模60计数。ENTGDENPRCOC1.RNi11rma询COIWTER*»*»*3,5-32译码电路模块封装:遑群群FF怦辟肆.伴弹怦垩1y.叶十r,十口巨亘堂更奏:邕亘要学三三梦梦学Ee学学位学学尊巨“3丫加MYXHgmt:f->(一一，尸二二二二7NATlN11MCV3N01T4NSM”'G2BNYONY7N5-32译码器由一片74139和4片74138组成。74139的两个输入端为5为位译码的高两位，输出端用于选择4片74138中的对应一片。4'译码选择电路模块封装：内部电路:'i'5-三M>X!÷1<CQ"皿&Eeelnllllcll>ll<lIHl11IHl>*mGUoGEfUrQgAMIMKJC*电路将依次选中的位和对应嫉率脉冲相与之后，使得输出按肯定规律变更的一连串不同频率的组合。上述电路即为音乐产生电路的关键部分，由以上电路可以实现任何音乐。假设一首音乐24个音符，则只需将以上电路改为模24计数器,译码器仍可用5-32洋码器，但是仅须要24个选择，而后将依次选中的位与所设计的音乐中各音符对应的领率相与输出即可。不同音乐的其实现原理是相同的。（3）另音乐的硬件实现电路试验时用音乐实现r两个音乐,在此将另一音乐的电路图展示于此.此电路为参考别人设计所做，但由于有了相应的音符对应的频率，实现的音乐更为胜利。模块封装：:music24kzmusic-X2hzJ:M；内部电路:其中，music】为分频电路,分频电路如下，分别为1（96分频）、2（81分频）、3（72分频）、4（64分频）、5（54分频）、6（48分频）和7（36分频）。在此不yinyue为选择电路,yi11yue电路内部如下：由电路图可以看出，电路的基本组成是一样的，仅仅是某些具体的设定不同.五、未实现功能的原理简述1、秒表秒表的毫秒位为100进制,秒位和分位为60进制,原理与计时器相同,只是多了塞秒位须要显示计时。由于开关不够运用，故需考虑笈用问题，此处并未考虑，而是把闹钟电路的音乐选择开关作为秒表的开关来设计。保持开关与清零开关可以与计时闹钟部分的史用。杪表启动开关（k8为1时开启秒表并且显示计数，k8为0时关闭秒表并切换显示正常计数电路的值）：Kl是秒表电路的保持开关（kl=0是秒表正常工作，kl=I时保持，显示最终的示数）；K2是秒表电路的消零开关（k2=0时正常工作，k2=l时清零同时秒表电路还需考虑显示电路的复用问题，其实现原理与闹钟的显示原理一样，仅需实现计时、闹钟,秒表3选1更用显示功能，在此亦不做深究。另由于一共有8位数码管，故也可干脆将亳秒位放在秒的后面2位，如此则不须要考虑电用显示问题。由以上分析可以看出秒表的功能实现特别的筒洁，要实现其关键还是开关的复用问题。2、万年历万年历可以实现有显示年月日的功能，各用两个数码管显示，年只需显示最终两位，此外还应有快速较年月日的功能。要增加万年历功能的最大障碍是开关问题，做完基本电路、闹铃和秒表电路后，已经没有开关剩下，要实现万年历最关键在手开关的巧用问题.而开关的复用则需对原来已经设计好的电路进行修改，这须要花费很多时间来进行电路的调照，故并未实现。万年历须要快速校准年、月、日，还要切换数码管显示，故至少须要四个开关。此处可将基本电路和闸铃电路的校分校时校星期开关与万年历的校日、校月、校年实现发用，而数码管切换显示开关则需另找一个开关实现更用。此外，显示也需实现处用，但是由丁前面的闹钟功能已经实现r显示的坦用，故仅需将前面的2选1译码显示电路改为4选1译码显示，以