微机原理试题集 复习资料.docx

第1章概述1 .电子计F机主要由运口净、限制器、存储器、输入设备和输出设备等五部分组成。2 .运翼涔和限制器集股在一块芯片上,被称作CPU。3 .总线按其功能可分数据总线、地址总线和限制总线三种不同类型的总线。4 .计算机系统与外部设冬之间相互连接的总线称为系统总线（或通信总线）：用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）：CPu内部连接各寄存器及运算部件之间的总线称为内部总线。5 .迄今为止电子计算机所共同遵循的工作原理是皿例_和处迎1.的工作原理.这种原理又称为冯诺依些型原理。第3章微处理器及其结构1. 8086/8088CPU执行指令中所需操作数地址由EU计算出16位偏移量部分送BIU,由BIU及终形成一个20位的内存单元物理地址。2. 8086/8088CPU在总线周期的T1.时刻，用A19S6A16S3输出20位地址信息的显高4位,而在其他时钟周期，则输出状态信息。3. 8086/8088CPI.复位后，从OFFFFOH推元起先读取指令字节,一般这个雏元在ROM区中,在其中设置一条里把指令，使CPU对系统进行初始化.4. 8086系统的存储体系结构中，IMB存储体分_2_个库，4个库的容型都是512K字节,其中和数据总线D15D8相连的库全部由奇地址单元组成,称为高位字节库,并用廊作为此库的选通信号。5. 8Q86/8088系统中，可以有64K个段起始地址,随意相邻的两个段起始地址相距或个存储单元。6. 用段基值及偏移责来指明内存单元地址的方式称为逻辑地址.7. 通常8086/8088CPU中当EU执行一条占用许多时钟周期的指令时，或者在多处理器系统中在交换总线限制时会出现二地状态。8. 8086CPU运用工根地址线访问I/O端口，最多可访问3个字节端口，运用20根地址线访向存储单元，最多可访问也个字节单元。9. CPU取条指令并执行该指令的时间称为_1&金_周期，它通常包含若干个妙周期，而后者乂包含有若干个!曳周期。1. 某微机及大可寻址的内存空间为16VB,其CPU的地址总线至少应有以条。2. 8086/8088CPU的RESET引脚至少应维持J1.个时钟周期的正脉冲宽度才能有效复位。3. 当RESET信号进入海电平状态时，耨使8086/8088CPU的CS寄存器初始化为OFFFFH.4. 8086/8088CPU与慢速存储蹲或I/O接口之间进行数据传输，为了使传送速度匹配，有时须要在T3和T4状态之间插入若干等待周期TU.5. 8086/8088CPU中标记寄存:器的主要作用是产生影响或限制某些后续指令所需的标记。6. 8086最小模式下的存储罂读周期中地址锁存发生在总线周期的工时刻。7. 指令指针IP的作用是保存正在执行的一条指令。8. 8086CPU有两种工作模式，最小模式的特点是CPu供应全部限制信号。第4章8086/8088CPU指令系统1 .寄存器间接寻址方式中，操作数在存储唯元中。2 .用BP作基址变址寻址时，操作数所在的段是当前_1找段J9.条件转移指令JNE的条件是ZF=O。1.调用CA1.1.指令可有段内干脆.段内间接.段间干脆.段间间接。5.在数据传送类指令中，只有SAHF和PoPF两条指令会影响标记位的值,其中指令,MPF是唯一可以变更TF标记的指令。第5章汇编语言程序设计1 .段定义伪指令语句用SEGVENT语句表示起先,以EM)S语句表示结束.2 .ARRAYDW10DUP<5DUP(4DIP(20H,40H,60H)语句执行后共占1200字节存储雌元。3 .汇编语句中，个过程有NEAR和FAR两种属性。NEAR劣性表示主程序和子程序在同个代码段中，I'R屈性表示主程序和子程序不在同一个代码段中。4 .I)OS系统功能号应放在皿寄存器中。5 .子程序又称0,它可以由上遮语句定义，由ENDP语句结束,屈性可以是WAR或F它，6 .假设YAR为数据段中已定义的变量，则指令MoYBX,OFFSETVAR中源操作数的寻址方式是二i上数寻址.7 .EXE文件产生在域接_之后.8 .主程序与子程序之间传递参数可通过堆栈、存:储器单元、通用寄存器进行。9 .计算机系统软件中的汇编程序是种翻译程序.第6章存储器系统一、选择题1 .存储容量、集成度、政大存储时间是半导体存储器芯片的性能指标。2 .1.速缓存由DRN1.构成。3 .由2KX1.bit的芯片组成容最为1.KX8bit的存储器须要16个存储芯片。6 .外存储器包括软磁盘、磁带、硬磁盘、光盘.7 .在多级存储体系结构中，CaChe-主存结构主要用于解决主存与CPIJ速度不匹配的问题。8 .动态RNI的特点之是须要刷新电路、存取速度高于除态RAM。1 .在分U次的存储系统中，存取速度最快、靠CP1.吸近且打交道股多的是CaChe存储器,它是由_DRAM类型的芯片构成,而主存储器则是由SRAN类型的芯片构成。2 .将存储器与系统相连的译码片选方式有里法、部分地址译码法和全地址注码法。4.微机系统中存储器通常被视为CHChe、主存、辅存三级结构。第7章中断技术1. 8086CPU工作在总线恳求方式时，会让出地址、数据和限制总线.1 .中断矢府就是中断服务子程序的入口地址,在内存中占有4个存储单元,其中低地址存储总元存放的是IP内容,高地址存储单元存放的是CS内容。2 .中断返回指令是IRET,该指令将堆栈中保存的新点弹出后依次装入IP寄存和CS寄存器中，将堆栈中保存的标记装入中。3. CPU响应8259A中断，在引脚匣上输出/_个负脉冲，在第个负脉冲期间注入中断类型码.4. 8086CPU共可管理256个中断,中断矢底表放在从0（）000H地址单元到003FFH地址单元,总共有IK个字节。5. CPU响应中断后将上1皿寄存器入栈保存，然后自动将IF标记和TF标记更位。若要实现中断嵌套，必需在中断股务子程序中执行一条开中断指令。第8章输入/输出接口技术1.8086CPU在执行INA1.,DX指令时，DX寄存器的内容输出到（八）上.A.地址总线B.数据总线C.存储器D.寄存器2 .在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。A.无条件传送B.查询传送C.中断传送D.前三项均可3 .外部设备的端口包括（ABC）.A数据端口B.状态端口C.限制端口D.写爱护口4 .CPU在数据线上传输的信息可能是（ABC）。.数据B.状态C.吩咐D,模拟量5 .PC/XT机时I/O端口的寻址方式有（AF）.端口干脆寻址B.寄存滞寻址C.基址寻址D.变址寻址E.寄存器相对寻址F.DX间接寻址6 .PC机在和I/O端口输入输出数据时，I/O数据须经（AE）传送。A.A1.B.B1.C.C1.D.D1.E.AXF.BXG.CXH.DX7 .I/O接口电路中,8255限制口可能运用的端口地址只能是D）。.OOHB.O1.1.1.C.04HD.07118 .程序查询1/0的流程总是按（B）的次序完成一个字符的传输。A.写数据湍口，读/写限制端口B读状态端口，读/写数据端口C.写限制端口，读/写状态端口I）.随I/O接口的具体要求而定。9 .由（D）引脚的连接方式可以确定8255的端口地址。A.而'CSB.而、ROC.0,A1.D.AO.AhCS10 .若8255A接口芯片的A口工作在方式2时，B口可以工作在（D）.A.方式0B.位控方式C.方式2D.方式0或方式111 .在CPU与外设之间设计接口电路的目的主的有（ABCD）0A.解决驱动实力问题B.限制数据传输速度C.完成数据形式转换D.负货CPU与外设的联络二、填空题1 .对"0端口的编址般仃外设与内存统编址方式和外设与内存独立编址方式。PC机采纳的是独立编址方式。2 .在PC系列微机中，I/O指令采纳干脆寻址方式的I/O端口有个。采纳DX间接寻址方式可寻址的I/O端口有64K个.3 .数据的输入/输出指的是C指与外设进行数据交换。4 .数据输入/输的四种方式是无条件传送方式、条件传送方式、中断方式和DMA传送方式65 .CPU在执行OUTDX,A1.指令时，DX寄存器的内容送到地址总线上,A1.寄存器的内容送到数据总线上。6 .当CPC执行INA1.,DX指令时，M/而引脚为低电平,而为低电平,而为区电平。第9章出行通信技术及其接口芯片一、填空题1 .假如串行传输速率是2400波特，则数据位的时钟周期是4.17X10'秒。2 .设串行异步传送的数据格式是7个数据位、1个停止位、1个校验位，波特率为2400,则每秒钟传送的最大字符数为空个。3 .为使传送过程更牢靠，在中行异步通信接口中设立J'三种出错标记，分别是海出错、格式错和奇偶错。4 .串行通信依据其连接方式的不同可分为单工、单双工和全双工等三种。5 .设825IA工作于异步方式，收发时钟频率为38.4KHz,波特率为2400,数据格式为7位数据位，1位停止位，偶校验，则8251的方式字为7AH。二、单项选择题1 .串行同步传送时，每一帧数据都是由（D）开头的。A.低电平B,高电平C.起始位D.同步字符2 .RS232是一种常用的串行总路途标准，它规定逻辑“0”对应的电平是（C）.0'+1.8VB.+2.8'+5VC.+3+15YD.T5'-3Y3 .现行PC机中打印机与主机的接口标准大多采纳（C）。A.IDEB.CentoronicsC.RS-232CD.SCSI4 .USB-通用串行总线事实上是一个万能插门，H前在PC机上都有USB连接器插座，USB连接器为（C）芯连接罂。.2B.3C.4D.55 .825IA的方式限制字(即模式字)的作用是(A).A.确定8251的数据格式B.确定8251的数据格式和传送方向C.确定8251何时收发D.以上都不对6 .在数据传输率相同的状况下，同步字符串送的速度高于异步字符传输，其缘由是(D)。.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加位信息总鬓少7 .异步申行通信中，收发双方必需保持(CM收发时钟相同B.停止位相同C.数据格式和波特率相同D.以上都正确8 .可编程通信接口芯片8251A(I).可用作并行接口B.仅可用作异步串行接口C.仅可用作同步串行接口D.可用作同步、异步串行接口模拟试巡(一)一、单选题1 .在8086宏汇编过程中不会产生指令码，只用来指示汇编程序如何汇编的指令是A.汇编指令B.伪指令C.机器指令D.宏指令2 .在CMPAX,DX指令执行后,当标记位SF、OF、ZF满意下列逻辑关系(SFeoF)+ZF=O时，表明.(AX)>(DX)B.(AX)2(DX)C.(AX)<(DX)D.(AX)W(DX)3 .8086微机系统的RAM存储单元中,从OOooH:002CH起先依次存放23H,OFFH.00H,和OFOH四个字节，该向他对应的中断号是0A.OHB.OBHC.OCHD.ODH4 .8255的A口工作在方式I输入时，其中断允许限制位IVrE的开/关是通过对的按位置位/复位操作完成的。A.PC1B.PC2C.PC.D.PCt5 .在8086中断优先级依次中，最低优先级的中断源是.A.单步陷阱中断B.INTRC,被零除D.断点6 .在PC/XT中.设(AX)=9305H.(BX)=627911.若ADDBX.AX指令后接着INTo指令则会,.进入INTO中断服务子程序B.执行INTO后面的指令C.死机D.显示器显示OVERFI.OW7 .有一微机系统，采纳CPI；的低10位地址线A0'A9作为输入输出口的地址战，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码涔的输入地址线一般应为（）.A.A5A9B.A4'A9C.A2A9D.A0A98 .CPU可以对8253计数器进行读操作，其读到的是（）.A.工作方式字B.计数初值C.计数执行部件CE（减-计数单元）的当前值D.09 .在一个项H或产品研制的过程中，通常采纳类型的存储芯片来存放待调试的程序。A.RMB.ROMC.PROMD.EjPROM10 .8259A工作在8086/8088模式时，初始化吩咐字IeW2用来设置A.中断向量地址的有8位B.中断类型号地址的高5位C.中断向显:的高5位D.中断类型号的高5位二、推断题（）1.限制器的基本功能是：由程序计数器PC限制程序的有序运行，并完成各种算术逻辑运算。（）2.8086的个汇编源程序可以只为个段.（）3.奇校验的含义是：待传送的数据加上校政位中的“0”的个数为奇数表示正确。（）4.字长肯定的状况卜.，原码、反码和补码所能表示的二进制真值范围是相同的。（）5.（6.51）n>（3.FO（）6.8086系统中，每个存储单元都只对应一个唯一的物理地址和一个唯一的逻辑地址.（）7.8086的中断分为可屏蔽中断和不行屏蔽中断两种。（）8.申行接口中“申行”的含意仅指接口与外设之间的数据交换是出行的，而接口与CPU之间的数据交换仍是并行的。三、填空题1 .设模为2",则52的补码为H,一14的补码为H,-0的反码为He2 .设内存中一个数据区的起始地址是1020H：OA1.CBH,在存入5个字数据后，该数据区的卜一个可以运用的单元的物理地址是3 .8086依据所构成系统大小的不同，可以工作在最大方式或最小方式。在最大方式下，系统需运用来形成总线周期。4 .微机系统内，按信息传输的范围不同，可有,等四级总线。5 .CPU对外设进行数据传送的方式有三种，即,或.6 .汇编指令通常包括和两部分。7 .8086系统中，默认方式卜.对指令寻址由寄存落和完成，而堆栈段中的偏移室可由寄存器或来指示。8 .程序存储与程序限制原理的含义是。四、程序阅读1.下面的程序通过子程序调用，将数组ARRAY的CoUNT个元素求和，并将结果送SUM单元,分析这段程序后补充完整程序中的空格部分。SUMDH,2ARRAYDW200DUP(?)COUNTIDW200aMOVBX,OFFSETSUMPUSHBXMOVBX,OITSETARRAYPUSHBXMOVBX,OFFSETCOUNTPUSHBXCA1.1.S1.MPRO1.ABE1.1.:SUMPROPROCNEARPUSHXPUSHBXPUSHSIPUSHDIPUSHBPMOVBP,SPMOVSI,BP+.；得到ARRAY的地址MOVDI,BP+；得到COUNT的地址MOVCX,DIMOVDI,BP+_；得到Sw的地址XORAX,AXNEXT:ADDAX,SIINCSIINCSI1.OOPNEXTMOV一,AX：送求和结果POPPoPDIPOPSIPOPBXPOPAXRET6SUMPROENDP2.设有100个字节数据（补码），4:放在数据段中EA=2000H的存储区内，以下程序应能从该数据区中找出最大的1个数并存入同一数据段E=2100H的单元中，清完成该程序（在空白处填入适当的语句MAX：MOVBX,MOVA1.BXMOVCX,1.00P1：INCBXCMPA1.BXU)OP2MOVA1.BX1.00P2：DECCXJNZMOV,A1.五、存储器编址某系统有一片EPROM2716,它与CPu地址总线的连接如图，写出此EPROM的地址空间范闱。六、综合应用有如题六图键救电路，试编写8255初始化程序和键值读取程序，并将键值序号在1.ED七段数码管显示出来。七、设计题设外部有保冲信号源P1.US,要求用82535的计数冷O对该信号源连续计数，当计数器计为O时向CPI：发出中断恳求。1、画出8253-5的C1.K0、GTE0和Orro的信号连接图。2、若该芯片的端口地址为40H43H,计数初值为1234H,写出该计数器工作在方式2按二进制计数的初始化程序。3、若计数初值为12345H,在上述基础上增加计数器1如何连接以实现计数。参考答案一、单选题BABCABBCDD二、推断超XJXXJXXJ三、填空题1、34H,0F2H.OFFH2、1020H：0A1D5H或1A3D5H3、总线限制器82884、片内总线，片（间）总线，系统内总线，系统外总线5、程序方式，中断方式，DMA方式6、操作码，操作数7、CS,IP,SP,BP8、用户应预先将程序存入存储器，计算机起先工作后，其限制器将自动、依次地从存储器中取出程序指令并加以执行，而不需人工干涉。四、程序阅读1.M1216D1.B1.2.200011,99,JGE,1.OOP1.2100H五、存储渊编址AOOoH-A3FFH六、综合应用一种可能的程序实现如下：DATASEGMENT：数据段中存放数字09的1.ED显示代码1.EDDB3FH,06H,5BH,4FH,66H.6DH,7DH,07H,7FHDATAENDSCODESEGMENTASSUMECS:CODE,DS：DATASTART：MOVAX.DATAMOVDS,AXMOVDX,203H:送8255工作方式字：A门方式0输出，MOVA1.10001000B；C口上半部输入，卜半部输出OUTDX,1.MOVCX.3:打算键扫MOVA1.,OFEH:送第一行扫描码：PCO=OMOVBH.-1:BH=-I表示第一行无键按下S_NEXT：MOVDX,202H:从8255C口下半部送键扫描码OUTDX,1.MOVB1.A1.INA1.DX;从8255C上半部读按键状态AND1.,70HCMPA1.70H：(A1.)=70H表示无键按下JNZDISP:有键按下，转到显示处理MOVA1.B1.RC1.A1.1ADDBH,3：打算检查其次行(PC1.=O)键状态1.OOPS-NEXTJMPEXITDISP:MOVC1.,4:依据A1.值计算键值SHRA1.,C1.NN:INCBHRCR1.1JCNNMOVA1.1.,0:告表取键值显示码MOVA1.BHMOVSI,AXMOV1.,1.EDS1MOVDX,200H:从8255A口送显示码，驱动1.ED显示OUTDX,A1.EXIT:MOVAX.4C00H:退出INT21HCODEENDSENDSTARTMOVA1.,34HO1.vT40H,A1.MOV1.,12HO1140H.A1.3、PuJS作C1.Kn的输入，O<JT,的输出作QK的输入信号。OUTI的输出作CPU的恳求信号.用两个计数器串联许数实现20位二进制的计数。模拟试题（二）一、填空K设字长为八位，有X=T,y=124,则有：x+y“=,-yf>=；2、数制转换：247.86=H=BCD；3、在8086CPU中，由TB1.U和EU分开，所以和可以重叠操作，提高CPU的利用率：4、8086的中断向量表位于内存的区域，它可以容纳个中断向量，每一个向显占个字节：5、8086系统中，地址FFFFoH是地址；6、8086CPUWmn/mx引脚的作用是:7、8251芯片中设立了、和三种出错标记；8、8086CPU中典型总线周期由个时钟周期组成，其中T1.期间，CPU输出信息：如有必要时，可以在两个时钟周期之间插入1个或多个T,等待周期。9、8259A共有个可编程的寄存器，它们分别用于接受CPU送来的吩咐字和吩咐字。二、简答题1、什么是信号的谢制与解调？为什么要进行谢制和解调？忒举出一种调制的方式。2、已有（AX）=E896H.（BX）=3976H,若执行ADDBX.AX指令,则BX、AX、标记位CF、0F、ZF各为何值？3、自行设计一个可独立工作的8086单板机，板上共有64KB存储器，其中32KB为EPRoM,物理地址安排在0'07FFFH,另外32KB为济态RAV.物理地址安排在F8000FFFFF1.问此方案是否可行？并说明缘由。2-1.答：8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。2-2.答：EU是执行部件，主要的功能是执行指令。BIU是总线接口部件，与片外存储器及I/O接口电路传输数据,EU经过BIU进行片外操作数的访问，B1.U为EU供应将要执行的指令.EU与B1.U可分别独立工作，当EU不需BIU供应服务时，BIU可进行填充指令队列的操作。2-3.答：8085为8位机，在执行指令过程中，取指令与执行执令都是串行的。8086/8088由于内部有EU和BIU两个功能部件，可重叠操作，提高了处理器的性能。2-4.答：执行部件有8个16位寄存器，AX,BX.CX.DX.SP、BP、DKSI.AX、BX、CX、DX一般作为通用数据寄存器“SP为堆栈指针存器，BP、DKS1.在间接寻址时作为地址寄存器或变址寄存器。总线接口部件设有段寄存器CS、DS,SS.ES和指令指针寄存器IP。段寄存器存放段地址，与偏移地址共同形成存储器的物理地址，IP的内容为下条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。2-5.答：8086是一个16位的结构，采纳分段管理方法可形成超过16位的存储器物理地址，扩大对存储器的寻址范困(1MB,20位地址)。若不用分段方法，16位地址只能寻址64KB空间。2-6.答:逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成,如1234H：008811.偏移地址是指段内某个存储堆元相对该段首地址的差值，是一个16位的二进制代码,物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。2-7.答：物理地址：320F8H.2-8.答：考虑到芯片成本,8086/8088采纳40条引线的封装结构。40条引线引出8086/8088的全部信号是不够用的，采纳地址/数据线应用引线方法可以解决这一冲突，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。2-9.答：8086有16条数据信号引线，8088只有8条：8086片内指令预取级冲器深度为6字节，8088只有4字节。2-10.答：引线MN/HX#的遗辑状态确定8086的工作模式，MN/MX#引线接高电平，8086被设定为最小模式，MN/MX#引线接低电平，8086被设定为最大模式.最小模式下的限制信号由相关引线干脆供应；最大模式下限制信号由8288专用芯片译码后供应；8288的输入为8086的S2#、S0#三条状态信号引线供应。2T1.答：标记寄存器、IP、DS.SS、ES和指令队列置0,CS置全1.,处理器从FFFFoH存储单元取指令并起先执行。2T2.答：基本总线周期由4个时钟(C1.K)周期组成,按时间依次定义为T1.、T2、T3、T4。在TI期间8086发出访问H的地的地址信号和地址锁在选通信号A1.E；T2期间发出读写吩咐信号RD#、WR#及其它相关信号：T3期间完成数据的访问；T4结束该总线周期。2T3.答：A1.E为外部地址锁存器的选通脉冲，在T1.期间输出：M/IOS确定总线操作的对象是存储器还是I/O接口电路,在T1.输出：DT/R#为数据总线缓冲器的方向限制信号,在T1.输出：RD#为读吩咐信号：在T2输出:READY信号为存储涔或1/0接口“打算好”信号，在T3期间给出，否则8086要在T3与T4间插入Tw等待状态。2-14.答：8086中断可分为硬件中断和软件中断两类。8086可处理256种类型的中断。275.答：可屏蔽中断恳求输入线为INTR：“可屏蔽”是指该中断恳求可经软件清除标记寄存器中IF位而被禁止。2-16.答：把内存O段中0'3FFH区域作为中断向员表的专用存储区。该区域存放256种中断的处理程序的入口地址，每个入口地址占用4个存储单元，分别存放入口的段地址与儡移地址。2T7.答:当8086收到INTR的高电平信号时，在当前指令执行完且IF=I的条件下,8086在两个总线周期中分别发出INTAW有效信号：在其次个INTA*期间，8086收到中断源发来的一字节中断类型码：8086完成爱护现场的操作，CS、Ip内容进入堆栈，请除IF、TF；8086将类型码乘4后得到中断向员表的入口地址，从今地址起先读取4字节的中断处理程序的入口地址，8086从今地址起先执行程序，完成了INTR中断恳求的响应过程。2-18.答：系统中若存在多个可限制总线的主模块时，其中之一若要运用总线进行数据传输时，需向系统恳求总线的限制权，这就是个总线恳求的过程。8086在最小工作模式下有关总线息求的信号引脚是HOu)与H1.DA。2-19.答：外部总线主控模块经HO1.D引线向8086发出总线恳求信号：8086在每个时钟周期的上升沿采样Ho1.D引线:若发觉Ho1.g1.则在当前总线周期结束时(T4结束)发出总线恩求的响应信号HI.DA；8086使地址、数据及限制总线进入高阻状态，让出总线限制权，完成响应过程。2-20.答：8086为16位处理器，可访问IM字节的存储器空间：1V字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体：偶体的数据线连接D7、D0,“体选”信号接地址线A0：奇体的数据线连接D15D8,“体选”信号接BHE*信号：BHE#信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。2-21.答：指80386的数据总线为32位，片内寄存器和主要功能部件均为32位，片内数据通路为32位。2-22.答：好处是从前开发的软件可以在新处理器组成的系统中运行，爱护/软件投资。缺点是处理器的结构发展受到兼容的约束，为了保持兼容性增加了硅资源的开销，增加了结构的困难性。2-23.答：80386内部结构由执行部件(EU)、存储器管理部件(MM1.)和总线接口部件(BIU)三部分组成。EU包括指令预取部件、指令译码部件、限制部件、运算部件及爱护检测部件，主要功能是执行指令。存储器管理部件包括分段部件、分页部件，实现对存储器的分段分页式的管理，将逻辑地址转换成物理地址，总线接口部件作用是进行片外访问：对存储器及I/O接口的访问、预取指令：另外的作用是进行总线及中断恳求的限制。2-24.答：80386有三种存储器管理模式，分别是实地址方式、爱护方式和虚拟8086方式。2-25.答：在实地址方式下，段寄存器与8086相同，存放段基地址。在爱护方式下，每个段寄存器还有一个对应的64位段描述符寄存器，段寄存器作为选择耦存放选择符。在虚拟8086方式下，段寄存器的作用与8086相同。2-26.答：虚拟存储器是程序员面对的一个巨大的、可寻址的存储空间，这个空间是内存与外存联合形成的，在操作系统的管理下，程序可象访问内存样去访问外存而获得所得数据。物理存储器是指机器实际拥有的内存储器，不包括外存。80386的虚拟地址空间为64TB大.2-27.答：分段部件依据段选择符从全局描述符表或局部描述符表中取出对应的段描述符。把段描述符32位段基地址与逻辑地址中的32位偏移量相加就形成了线性地址。2-28.答：分段部件形成的32位线性地址中高10位作为寻址页出口表的偏移量，与限制寄存器CR3中页书目表基地址共同形成一个32位的地址指向页表中的一个页项，即为一个页面描述符。该页面项中高20位作为页面基地址，线性地址的低12位为偏移量，相加后形成指向某一存储单元的32位物理地址。若禁止分页功能，线性地址就是物理地址，2-29.答：80386把中断分为外部中断和内部中断两大类，外部中断经NMI和INTR引线输入恳求信号。内部中断也叫内部异样中断,分为陷阱中断、内部故障异样中断、异样终止中断。2-30.答：8086工作在实地址方式，向量表是在存储器的0段中最低1024字节内存中。80386在爱护方式下要通过中断描述符表中的描述符访问虚拟空间的中断向量,中断描述符表的位置不是固定的，要由IDTR寄存器实现在虚拟空间的定位。2-31.答：80386响应中断后，接收由中断源供应的类型码并将其乘8,与IDTR寄存器中基地址相加，指出中断描述符的位置，读出中断描述符，依其中的段选择符及条件确定从两个描述符表1.DT或GDT中的一个得到段描述符，形成中断服务程序入口所在存储器单元的线性地址.2-48.答：生存储器、接口电路、总线（依次可变）2-49.答：运算器、限制器（依次可变）2-58其低位字节可从奇数地址起先，这种方式为非规则存放，这种存放的字为非规则字若存放的数据为8位，则将它们按依次进行存放：若存入的数据为一个16位的字，则将字的最高字节存于高地址单元，低位字节存于低地址单元：若存放的数据为32位的双字（这通常是指地址指针数据），则将地址指针的偏移量（字）存于低地址的字单元中，将地址指针的段基址（字）存于高地址的字单元中.对非规则字的存取须要两个总线周期.2-59数据发送/接收,表明当前总线上数据的流向.在DMA方式下，DTK被浮置为高阻状态5-1.答：可以随机的按指定地址向存储单元存入、取由或改写信息，全部单元的读写操作所得的时间完全相等的存储器，称为随机读写存储器。5-55-10静态KAM是兼双稳态触发器来记忆信息的：动态RAM是靠MOS电路中的桩极电容来记忆信息的。动态RAM须要设置刷新电路。但动态RN1.比静态RAM集成度高、功耗低，从而成木也低，适于作大容量存储器。所以主内存通常采纳动态RNI,而高速缓冲存储器（CaChC）则运用静态RAV。514存储器与CPU连接，要遵循三条总线对应连接的总原则，同时还要考虑:CPU总线的负载实力；CPU与存储罂速度的协作问题：存储器的地址空间安排：读/写限制信号的连接：数据线的连接:地址线的连接与存储芯片片选信号的产生.6-1.答：处理器内部应有中断恳求信号的检测电路,输出中断响应信号,保存断点的逻辑，转向中断处理程序的逻辑.中断返回逻辑,系统中要有一中断限制湍，管理多个中断源，供应处理机所需的中断处理信息。系统中恳求中断处理的I/O接口电路要有供应中断恳求信号及接收中断响应信号的逻第1.6-2.答：处理机可处理的每种中断的编号为中断类型码。中断向量是指中断处理程序的入口地址,由处理机自动寻址。中断向量表是存放全部类型中断处理程序入口地址的个默认的内存区域。在8086系统中，中断类型码乘4得到向量表的入口，从今处读出4字节内容即为中断向量。6-3.答：硬件中断是通过中断恳求线输入电信号来恳求处理机进行中断服务：软件中断是处理机内部识别并进行处理的中断过程。硬件中断一般是由中断限制器供应中断类型码，处理机自动转向中断处理程序：软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部供应信息.6-4.答:以INTR恳求为例。当8086收到INTR的高电平信号时，在当前指令执行完且IF=I的条件下，8086在两个总线周期中分别发出INTA，有效信号：在其次个INTA：?期间，8086收到中断源发来的一字节中断类型码：8086完成爱护现场的操作,CS、IP内容进入堆栈,清除IF、T:8086将类型码乘4后得到中断向量入口地址,从今地址起先读取4字节的中断处理程序的入口地址,8086从今地址起先执行程序，完成INTR中断恳求的响应过程。6-5.6-6.答：8259中断限制器可以接受8个中断层求输入并将它们寄存。对8个恳求输入进行优先级推断，裁决出最高优先级进行处理,它可以支持多种优先级处理方式。8259A可以对中断恳求输入进行辨蔽，阻挡对其进行处理。8259A支持多种中断结束方式。8259A与微处理器连接便利，可供应中断恳求信号及发送中断类型码。8259可以进行级连以便形成多于8级输入的中断限制系统。6-7.答：初始化编程用来确定8259A的工作方式°ICW1.确定8259A工作的环境：处理器类型、中断限制器是单片还是多片、恳求信号的电特性。ICW2用来指定8个中断恳求的类型码。1CW3在多片系统中确定主片与从片的连接关系，IC'4用来确定中断处理的限制方法：中断结束方式、嵌套方式、数据线缓冲等。6-8.答:在中断服务程序中，在返回主程序之前按排条般中断结束吩咐指令，8259A将ISR中最高优先级位置0,结束该级中断处理以便为较低级别中断恳求服务.6-9.答：8259的工作方式通过微处理器向其写入初始化吩咐字来确定。初始化吩咐字分别装入ICwriCW1.内部寄存器,8259A在工作过程中，微处理罂通过向其写入操作吩咐字来限制它的工作过程.操作吩咐字分别装入031、（O'3内部寄存器中。8259A占用两个端口号，不同的吩咐字对应不同的端口,再加上吩咐字本身的特征位及加载的依次就可以正确地把各种吩咐字写入对应的寄存器中.6-10.答：IF是8086微处理器内部标记寄存器的一位，若IF=0,8086就不晌应外部可屏蔽中断恳求INTR引线上的恳求信号。8259A有8个中断恳求输入线，IMR中的某位为1,就把对应这位的中断恳求IR禁止掉，无法被8259A处理，也无法向8086处理器产生INTR恳求，6-11.中断是指在计算机执行期间,系统内发生任何非寻常的或非预期的急需处理事务,使得CPU短暂中断当前正在执行的程序而转去执行相应的时间处理程序。待处理完毕后又返回原来被中断处接着执行或调度新的进程执行的过程。利用中断，计算机可以较好的实现CPU与外部设备之间的同步工作，进行实时处理，可以大大提高CPU的工作效率。6-12.答：Ian=IBH（送BOH端口）,ICW2=20H（送B1.H端口,ICW4=03H（送BIH端口）6-13.答：中断方式下，外设需与主机传输数据时要恳求主赐予中断服务，中断当前主程序的执行，白动转向对应的中断处理程序，限制数据的传输，过程始终是