第章 时序逻辑电路思考题与习题题解.docx

思考题与习题题解5-1填空题(1)组合逻辑电路任何时刻的输出信号，与该时刻的输入信号直去；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。(2)构成一异步2进制加法计数器需要J个触发器，一般将每个触发器接成计数或或型触发器。计数脉冲输入端相连,高位触发器的CP端与邻低位2端相连。(3) 一个4位移位寄存器，经过上个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过个时钟脉冲CP后可串行输出4位数码。(4)要组成模15计数器，至少需要采用4个触发器。5-2判断题(1)异步时序电路的各级触发器类型不同。(X)(2)把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。(X)(3)具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。(4) 计数器的模是指构成计数器的触发器的个数。(×)5-3单项选择题(1)下列电路中，不属于组合逻辑电路的是(D)oA.编码器B.译码器C.数据选择器D.计数器(2)同步时序电路和异步时序电路比较，其差异在于后者(B)oA.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D,输出只与内部状态有关(3)在下列逻辑电路中，不是组合逻辑电路的有(D)oA.译码器B.编码器C.全加器D.寄存器(4)某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位，完成该操作需要(B)时间。A.10SB.80SC.100SD.800ms(5)用二进制异步计数器从0做加法，计到十进制数178,则最少需要(C)个触发器。A.6B.7C.8D.10(6)某数字钟需要一个分频器将32768Hz的脉冲转换为IHZ的脉冲，欲构成此分频器至少需要(B)个触发器。A.10B.15C.32D.32768(7)一位842IBCD码计数器至少需要(B)个触发器。A.3B.4C.5D.105-4已知图5-62所示单向移位寄存器的CP与输入波形如图所示，试画出。0、0、Q2、波形（设各触发初态均为0）。并行输出CPJIr1.r1.r1.r1.r1.rmJr1.n0J1._m图5-62题5-4图解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波形如下:图题解5-45-5图5-63所示电路由74HC1.64和CD4013构成，在时钟脉冲作用下，0。07依次变为高电平。试分析其工作原理，并画出a。7的输出波形。QOQQQ3Q4Q5QeQz74HC164+VddCP图5-63题5-5图1234567891011Cpo1e234¾e627¾5-6形。设各触发器的初始状态均为Oo图5-64题5-6图CP图题解5-5试分析图5-64所示电路的逻辑功能，并画出Q。、2的波解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依然是3位异步二进制递增计数器。Qr图题解5-65-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-65题5-7解：(1)驱动方程：JO=苑，°=1.;Ja兄司;-二40"，K2=O(2)状态转移方程：W;西商；er1=eFeo+；er1=M+eM(3)状态转移图：111000f001010011100101110(4)偏离状态的自启动检查。该无效状态是(111),将其代入状态转移方程可计算得:此电路有自启动特性。(5)该电路为同步七进制递增计数器。5-8试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性解：(1)驱动方程：JO=Ko=1；JI=KI=QoQ2；J2=Q1.Qo，K?=Qo。(2)状态转移方程：o+1=Qo；Q7+QEQiQF=QSQ:速+速Q3(3)状态转移图：000001010fOI1.f1.OOf1.o1.1.1.1.n1.0(4)偏离状态的自启动检查。该无效状态是(I1.O,111),将其代入状态转移方程可得,此电路有自启动特性。(5)该电路为同步六进制递增计数器。5-9试分析图5-67所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-67题5-9解：(1)驱动方程：D0=AQ1;D1=AQ(2)状态转移方程：Qr=A郎;QTI=疝商。(3)输出方程：F=AQQ(4)画出状态转移图：(5)由状态图可知，该电路受A控制，当A=I时电路不能自启动,只有出现0。=10时，将亨送回到。端，电路才可自启动(需要增加一个非门)。(6)该电路为同步三进制计数器。5-10试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路逻辑功能。设各触发器的初始状态均为0。图5-68题5-10解：(1)驱动方程：J0=Ko=I;JI=KI=A。(2)状态转移方程：=笈；QT=A吠。(3)输出方程：F=AGQ；+Aa(4)画出状态转移图：(5)由状态图可知，该电路是可逆计数器，当A=O时，作递增计数器，当A=I时，作递减计数器。5-11试分析图5-69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为0。解：(1)驱动方程：D0=X；DI=Q：。(2)状态转移方程:Qr=X；Q+1=Qo。(3)输出方程：Z=XQ而(4)画出状态转移图。X/Z5-12试用负边沿JK触发器和最少的门电路，实现图图5-70所示的Z和Z?输出波形。图5-70题5-12图题解5-12（八）解：由图可知弓、Z2均以4个为周期，因此所设计电路必须是周期性循环输出的，且具有自启动能力。其状态转换图如图题解5-12（八）,状态真值表如表解5.12所示。表解5.12QiQoQ1Qo+1Z?Z1.人K1,0KOO001001O1100XX101101X11001X11X110X0XX111于是，根据驱动方程与输出方程可画出所设的电路逻辑图如图题解5-12(b)解所示。图题解5-12(b)5-13已知电路如图5-71所示，设触发器初态为0,试画出各触发器输出端Qo、QI和。2的波形。<>CP-KQ图5-71题5-13解:该电路是异步时序电路,分析时应特别注意各触发器的时钟输入,且要考虑2作为FF2的清零端信号。cp-rrwr图题解5-135-14已知电路如图5-72所示，设触发器初态为0,试画出在连续7个时钟脉冲CP作用下输出端00、Q1.2和Z的波形，分析输出Z与时钟脉冲CP的关系。DQ>CPRQ图5-72题5-14解：（1）列各触发器驱动方程：D0=Qf；r>1=o（2）状态转移方程：QF=;e=ooR=M。变为。时，清零信号有效，2状态被清零。（3）输出方程：Z=CP+g（4）画输出波形。ft!1.1.jI_IgI-jIIZ-Irr1.图题解5-14结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。5-15图5-73是由两个4位左移寄存器A、B、“与门”C和JK触发器FD组成，A寄存器的初始状态为0302012=1。1。，B寄存器的初始状态为。3。2。12=1011，FD的初态Qd=。，试画出在CP作用下图中3a、3BYc、QD的波形。CP图5-73题5-15解：移位寄存器B的2b接。B，数码在CP作用下不断地循环，Qb的状态依次为。移位寄存器A的输入状态AA=Q3A0B，根据给定的初始值，在CP作用下，Qa的状态依次是IO1.o1.O1.O1.。YC的波形由。3A与。3B决定。所求波形如图题解5-14。2a-1._MH1.rH1.+"1.1III_1,II图题解5-15CP图5-74题5-165-16试分析如图5-74所示逻辑图，构成模几的计数分频电路。解：通过分析复位信号的产生与复位控制的关系得出如下状态转移图，因此该电路为模M=7计数分频电路。OOoof00010010f00115-17试用集成中规模4位二进制计数器74HC161采用复位法（异步清除）与置数法（同步置数）分别设计模M=12的计数分频电路。解：（I）用复位法实现；（2）用置OoOo法实现；（3）用置1111法实现；（4）用置任意数（例100o）法实现；（5）用进位输出置最小数实现。图题解5-175-18由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y与CP之频比），当CP的频率为20kHz，Y的频率为多少？图5-75题5-18解：该电路其模为6x16+4x16。=100,经D触发器2分频后，电路的分频系数为200：Io若CP的信号频率为20kHz,则输出Y的频率等于100Hzo5-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行-并行变换电路的工作过程。并行输出图5-76题5-19解：电路工作前先清零。第1个CP信号到来后，由于2=O致使SI=1,移位寄存器进行并行输入，置入标志数=01111111，且使S1.=0。从第2个CP信号输入开始，移位寄存器进行右移操作，接受串行输入数据。2。经过7个CP信号右移7次后，标志位0移至心，表明串入数据AA已全部移入，转为并行数据，并从移位寄存器的。念输出。第9个CP信号到来时，由于2=0,又使得S1=I,移位寄存器再次进行并行输入，置入标志数，重复上述过程。5-20某程序控制机床分9步循环工作，请用CD4017为该机床设计一个9步循环控制器（即CD4017的九个输出端乂E依此出现高电平）。解：