计算机组成原理习题.ppt
计算机组成原理第四章 习题,4.说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间 5.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200ns X 32位=160M位/秒=20MB/S=5M字/秒,6.某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：按字寻址范围=64KX8/32=16K字 按字节编址时的主存地址分配图如下：,0,1,2,3,6,5,4,65534,65532,7,65535,65533,字地址 HB 字节地址LB,0486552865532,7.一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位 解：地址线和数据线的总和=14+32=46根；各需要的片数为：1KX4：16KX32/1KX4=16X8=128片 2KX8：16KX32/2KX8=8X4=32片 4KX4：16KX32/4KX4=4X8=32片 16KX1：16KX32/16KX1=32片 4KX8：16KX32/4KX8=4X4=16片 8KX8：16KX32/8KX8=2X4=8片,10.半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。,解：根据1100101，得n=7。根据2kn+k+1，可求出需增添k=4 位检测位，各位的安排如下：二进制序号 1 2 3 4 5 6 7 8 9 10 11 海明码 C1 C2 1 C4 1 0 0 C8 1 0 1按配奇原则配置，则C1=35 7 911=1C2=3 6 71011=1C4=5 6 7=0C8=91011=1故新配置的汗明码为11101001101。,11.按配奇原则配置1100101 的汉明码。,解：顺序存储（高位交叉编址）和交叉存储（低位交叉编址）连续读出4 个字的信息量是324=128 位。顺序存储存储器连续读出4 个字的时间是 200ns4=800ns=810-7s交叉存储存储器连续读出4 个字的时间是 200ns50ns(4-1)=350ns=3.510-7s顺序存储器的带宽是128/(810-7)=16107bps交叉存储器的带宽是128/(3.510-7)=37107bps,12.设有四个模块组成的四体存储器结构，每个体的存储字长为32 位，存取周期为200ns。假设数据总线宽度为32 位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。,解：（1）Cache 的命中率为2000/(2000+50)=0.97（3）平均访问时间=50ns0.97200ns(10.97)=54.5ns（2）由题可知，访问主存的时间是访问Cache 时间的4 倍（200/50=4）,13.假设CPU 执行某段程序时，共访问Cache 2000 次，访问主存50 次。已知Cache 的存取周期为50ns，主存的存取周期为200ns。求Cache主存系统的命中率、效率和平均访问时间。,14.假设主存容量为512K16 位，Cache 容量为409616 位，块长为4 个16 位的字，访存地址为字地址。（1）在直接映射方式下，设计主存的地址格式。（2）在全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式。（4）若主存容量为512K32 位，块长不变，在四路组相联映射方式下，设计主存的地址格式。,14.解：（1）根据Cache 容量为4096=212 字，得Cache 字地址为12 位。根据块长为4，且访存地址为字地址，得字块内地址为2 位，即b=2，且Cache 共有4096/4=1024=210 块，即c=10。根据主存容量为512K=219 字，得主存字地址为19 位。在直接映射方式下，主存字块标记为19-12=7。主存的地址格式如图(a)所示。（2）在全相联映射方式下，主存字块标记为19-b=19-2=17 位，其地址格式如图(b)所示。,14.解：（3）根据二路组相联的条件，一组内有2 块，得Cache 共分1024/2=512=2q 组，即q=9，主存字块标记为19-q-b=19-9-2=8 位，其地址格式如图(c)所示。（4）若主存容量改为512K32 位，即双字宽存储器，块长仍为4 个16 位的字，访存地址仍为字地址，则主存容量可写为1024K16 位，得主存地址为20 位。由四路组相联，得Cache共分1024/4=256=2q 组，即q=8。对应该条件下，主存字块标记为20-8-2=10 位，其地址格式如图(d)所示。,15.设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、299号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？,10.答：（1）由于容量是按字节表示的，则主存地址字段格式划分如下：（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存0号字块（07）调入Cache（0组0号块），主存读8号字单元时，将1号块（815）调入Cache（1组0号块）主存读96号单元时，将12号块（96103）调入Cache（12组0号块）。,共需调100/8 13次，就把主存中的100个数调入Cache。除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。则在800个读操作中：访Cache次数=（100-13）+700=787次 Cache命中率=787/800 0.98 98%（3）设无Cache时访主存需时800T（T为主存周期），加入Cache后需时：787T/6+13T（131.167+13）T 144.167T 则：800T/144.167T 5.55倍有Cache和无Cache相比，速度提高4.55倍左右。,16.假设主存容量为512KB，Cache 容量为4KB，每个字块为16 个字，每个字32 位。（1）Cache 地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射到Cache 中的第5 块（设起始字块为第1 块）？（4）画出直接映射方式下主存地址字段中各段的位数。,解：（1）根据Cache 容量为4KB（212=4K）Cache 地址为12 位。由于每字32 位，则Cache共有4KB/4B=1K 字。因每个字块16 个字，故Cache 中有1K/16=64 块。（2）根据主存容量为512KB（219=512K），主存地址为19 位。由于每字32 位，则主存共有512KB/4B=128K 字。因每个字块16 个字，故主存中共128K/16=8192 块。,（3）在直接映射方式下，由于Cache 共有64 块，主存共有8192 块，因此主存的5，64+5，264+5，213-64+5 块能映射到Cache 的第5 块中。（4）在直接映射方式下，主存地址字段的各段位数分配如图4.6 所示。其中字块内地址为6位（4 位表示16 个字，2 位表示每字32 位），缓存共64 块，故缓存字块地址为6 位，主存字块标记为主存地址长度与Cache 地址长度之差，即19-12=7 位。,
