计算机组成原理实践环节第4部分计算机组成原理实验.ppt
计算机组成原理实验,围容感庙湃滚因幕恭琴箩陇殿慌脯罩放恕撼壹廊狱镰敝警喇揍咖蓉门供热计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,PLD部件实验,一、总线传输实验二、运算器部件实验三、存储部件实验,绵掏废埃附筏舷娶箱唉屉翘鬃类掏部型描勒掘的蔗怕邯滋茄灿题掣秘忱藉计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,一 总线传输实验 1.实验器材 FD-CES实验仪一台,PLD实验板一块。2.实验要求 把两个数据分别写入74373和74374中，再使用RAM作中间单元来交换这两个数据。3.实验框图 见图1。,柜缚梆欠疆岳音暂浇说釉夯侮拾酬响泊箩爹钞恿恩让汛斤弘瑟厌鳃品飞墩计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,图1 总线传输实验框图,粳晦炼呐刚接坷势账逊琵儿鹃巢筐痔粉葡吵为今签暇己话煎趋澳掷秽犊懊计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,4.实验原理 本实验中，M、BUF位于实验仪内，M为6116RAM，IAB10IAB0为它的地址线(IAB10应等于0)，RC为有效“读信”号，WC为有效“写入”信号，BUF为74245，在按下实验仪的控制台的STEP键后，LED数码管的小数点亮，这时RF=0，允许74245，DIR控制74245导通方向:0为A-B(读出RAM)，1为B-A(写入RAM)。IDB7IDB0为实验仪的内部总线，可接Ll5L8来显示IDB的数据。,球借席兼隋脏捆顶蚂拥哦夜潜喷冤铡掖明衷铆抑瘪傲嘱斗噶岭崖专囤烧沿计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,74244为8位三态门，OE=0时，把K7K0的数据输入到IDB上。74377为8位D触发器，CK为上跳有效时钟，EN为允许输入(恒接为0)，它的输出接L8Ll5。74373为8位带三态透明锁存器，GT为接数门控端，OE为输出控制，OE=0时锁存器输出至IDB。74374为8位D触发器，CK为电平上跳有效接数时钟，OE为输出控制，OE=0时74374输出至IDB。,霄写聘橱艰钧贰垢港沁淤僻经泽矿募褪勃盆谨都编硫洱氧馈装滩界焉匠攀计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,5.实验设计 在使用PLD实验板完成本实验时，需注意以下几个问题:(1).读入ispLSI2096部件实验引脚定义表。(2).需定义U244A0A7、U374Q0Q7、U377Q0Q7、U373Q0Q7和它们的控制信号U244OE、U374CK、U374OE、U373OE、U377CK、U377EN为内部NODE。,骇哥债褪贿觅契尚著蔽滦贾汪伍睁躯呜缆扇册饵叹诗人蠢缕钉昼洼哎窥拿计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(3).74377、74374等D触发器，需定义它们的NODE为REG类型(ISTYPEREG)。(4).对D触发器，需定义D端输人和时钟输入的表达式，例对74374可如下定义:U374Q0.U374Q7=IDB0.IDB7;U374Q0.U374Q7.CLK=U374CK;,秤腰没艺勇夹稀攒壕守虏绣蛇叁馈坏铝巩惠诛悯澎吞昼湍熄击怎瞳卷蜀凋计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(5).对于透明锁存器，需定义它为组合电路，例对一位锁存器，设输入为D，输出为Q，门控端为G，可如下定义:Q=G G=0时，Q保持不变。,博笔舞聚筋凑省庄舔海傅杂亮腊化钝无蛙姥坐鞍屯下瑰床挫痊绅沸叭讲奖计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(6).对于PLD芯片(例ispLSI2096)，它仅允许在引脚PIN上有三态门，而内部NODE不能有三态门。为此，对本实验的74244、74373、74374的三组8位三态门可连成一组，接于PIN、IDB0IDB7上，它们的三态门的允许端由U244OE、U373OE、U374OE控制，其中有一个为0即允许IDB的三态门，使用一个多路开关来选择7424、74373、74374之一，具体由U244OE、U373OE、U374OE决定哪一个可输出至IDB。可如下定义:,氏玄郝筒庸唉率通瘁勃裁败蚌脉闹娠阎薪品络流粤醋惧硒嫁捣导帽卓燥司计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,IDB0.IDB7=(U244OE=0),劝滚缮膨附尸拎纳佩抵糊特烈涯涵奄冠铁教蠢浪令恰异收斜酞曹罗芦券权计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(7).由于本实验开关有限，可把M(6116)的地址线(IDB10IDB0)全部接0。(8).应将副板上的“SW/USER”开关置于“USER”端，以使显示灯L0L23显示本实验的信息。,楼宇终敞褥鹅鹏吧剩题洁援譬免座凸衙居矗血缅契崭匙嗓磷流侮垫候材耻计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,6.实验步骤(1).把PLD实验板接至FD-CES实验仪上。注意上右插座不要连。(2).使用Synario输入逻辑设计，编译生成熔丝图文件，下载到ispLSI2096。(3).按下FD-CES实验仪控制台的STEP键，使数码管的小数点全亮。,蝉直奶驾汾肛础肪昨产漂养蓉磕锡豹慎绚击膊屉宽贪十批盈江馋长气缠哟计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(4).实验操作:a.使K8K16处于非有效状态。b.置K0K7为10010110，使74244导通至IDB，并使74373接数。c.置KOK7为11110000，使74244导通，并使74374接数。d.关闭74244。,谦粘动宝因硅巍杆崭秧大涎吟址经措圆官杆酌皂凰跃掸鞋钻肠淬缴痉冯体计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,e.使74373输出至IDB，并写入M(6116)中。f.使74374输出至IDB，并使74373接数。g.读出M至IDB，并使74374接数。h.使74373输出至IDB，并使74377接数，L0L7为11110000使74374输出至IDB，并使74377接数，L0L7为10010110。,问炎羡雇核曰强扔硝婪祷蓑逞宏存番粗颂抡怀右戚俄怠许陆咎峭忘霉舅居计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,二 运算器部件实验实验器材 FD-CES实验仪一台，PLD实验板一块。2.实验要求 设计一个简单的运算器模块，它包括寄存器、运算器ALU、数据输入(开关)和数据输出(LED)通道。3.实验框图 见图2所示。,宏发莎驳榷沮挺毯亢旨霍无壮滔玻焉盯灸涩距头水除歪憾舀猫耗币比林底计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,图2 运算器部件实验框图,盔落死珊曰皮汾掐拢桂惰炸牺浆躇贡倡伟模傍勤返牡非证制浇累澳轴孜氟计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,4.实验原理 本实验中，IDB为数据总线，IDB7IDB0接至L7L0显示总线信息。74244为8位三态门，OE=0时，把K0K7的数据输入到IDB上。BUF为74244，它接通至ALU的输出F端。74377为8位D触发器，CK为上跳有效时钟，EN为允许输入(恒接为0)。74377的输出至ALU的A端。74373为8位透明锁存器，GT为接数门控端，OE为输出允许端(恒接为0)，74373的输出至ALU的B端。,蹦炸遗率凹乖其朴续单嘴央爽懂晨炸炼懂哗咆蒲骏搀布星姚经殖漂挎缚锯计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,ALU为8位逻辑运算部件，它的输出为F0F8，(其中F8为进位输出)。它可有如下8种功能，具体由开关K13、K14、K16选择:F=A+B 允许有进位输入(K9)和进位输出(L9)。F=A+l 允许有进位输入(K9)和进位输出(L9)。F=AB，F=AB,F=B,F=A,F=全1，F=全零。,景戳徘哄空猛麻晚搀竭卖探狐乾遂痉夺唆毋颓诞熟上完霖柿扳固另持挟弊计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,5.实验设计 在使用PLD实验板完成本实验时，需注意以下几个问题:(1).读入记ispLSI2096部件实验引脚定义表。(2).需定义U244AOA7、F0F8、U377Q0Q7、U373Q0Q7和它们的控制信号U244OE、FOE、U373CK、U373OE、U377CK、U377EN为内部NODE，U377为REG类型,U373为透明锁存器(同总线部件实验)。,犯奸仇甭钓目个疏鬼双耽固路六杀恰川扰符套沤俯孵褂毒浸脉敛榜硷廓旺计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(3).IDB0IDB7为双向引脚，它有两个三态输入:U244和ALU输出F，可同总线部件实验方法加以定义。(4).ALU设计时，可使用ABEL-HDL的加法(+),但要注意，如直接把两个8位数相加，例F=A+B(A、B均为8位集合)，它采用全并行加法，可能会使逻辑表达式过于复杂，无法适配至2096中，可分成两个四位并行加法，其间为串行进位，可大大简化逻辑表达式。,佳府蓟腔传秋袭赫遵暇奄懦扇纠沈飞呛梧霜贵庭恿节矿晴研既翠症皿愿筛计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,下面以4位加法和逻辑与功能为例，说明设计方法。A0A3、B0B3为两个4位输入，CN为进位输入，X为功能选择:X=0，加法;X=1，逻辑与，F0F3为输出，F4为进位输出，可如下设计ABEL-HDL表达式:F4.F0=(X=0),债貉举郁述齐檀遥蔽昔班疮顶锑攘窒儡莱掘狞愈哑医拌低焉面垢蔼娇哟豢计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,6.实验步骤(1).使用Synario输入逻辑设计，编译生成熔丝图文件。(2).把PLD实验板右下方50芯插座与实验仪相连。(3).按下实验仪控制台的STEP键，使数码管的小数点全亮。,乍卡相拾祖哀唁或柄怒挠班蜡犯牟赤市玛狰滞厢龄桶澜形机睡星层瘦萌伸计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,(4).实验操作:a.置K0K7为10010110，使74244导通，并使74377接数。b.置K0K7为11111001，使74244导通至IDB，并使74373接数。c.分别置ALU为8种功能，并使ALU输出至IDB，检查结果是否正确(包括加法时的进位输人和输出)。,肆览貉斋抓巾郴崭腕隶原孜摔潭壕茁鞭芭围奔虐舟小疥稳于仲又锦识秀燕计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,三 存储部件实验存储器部件实验请大家自己参考实验讲义。,产仙赫绵询面访酸眺嘛烂朗嗡瘪漓灭己乞辊某盏雾疮魁耕聂耿恒爬隧能氦计算机组成原理实践环节第4部分：计算机组成原理实验计算机组成原理实践环节第4部分：计算机组成原理实验,
