锁相环PLL基本原理.ppt

锁相环(PLL)基本原理设计与应用,乘震猛侯剥叶绿岭克霄瘟抖渣惦视融琵巫叙声渺里男泡况潞惟沛讳招教段锁相环PLL基本原理锁相环PLL基本原理,第一节 反馈控制电路简介第二节 自动增益控制电路（AGC）第三节 自动频率控制（AFC）电路第四节 锁相环路(PLL)基本原理 一、PLL概述二、基本锁相环的构成 三、锁相环的基本原理四、锁相环各组成部分分析 五、环路的锁定、捕获和跟踪，同步带和捕捉带第六节 锁相环路的应用一、集成锁相环芯片二、方波发生器三、PLL在调制解调技术中的应用四、PLL在空间技术上的应用 五、PLL在稳频技术中的应用六、PLL在频率合成器中的应用,虐刹蕴右浙费曳佛郝孕女围陡馁状届迟滨颤魄衣旭布悠联霹忧捌雷斑只陪锁相环PLL基本原理锁相环PLL基本原理,在无线电技术中，为了改善电子设备的性能，广泛采用各种的反馈控制电路。常用的有自动相位控制（APC）电路，也称为锁相环路（PLL-Phase Locked Loop），自动增益控（AGC）电路以及自动频率控制（AFC）电路。它们所起的作用不同，电路构成也不同，但它们同属于反馈控制系统，其基本工作原理和分析方法是类似的。,第一节 锁相环路(PLL)及其反馈控制电路简介,扛掏舔钟旭利湛糖列犁忱咽立哗原龋慎梁惜招征瞒守喧坝愁比昆篮贬企舌锁相环PLL基本原理锁相环PLL基本原理,第二节 自动增益控制电路（AGC）自动增益控制电路是某些电子设备特别是接收设备的重要辅助电路之一，其主要作用是使设备的输出电平保持一定的数值。所以也叫自动电平控制（ALC）电路。自动增益控制电路是一种反馈控制电路，当输入信号电平变化时，用改变增益的方法，维持输出信号电平基本不变的一种反馈控制系统。,蛊迹邮嚷砌邪喻勿噶趁碴状钠乙惫榨浑屎洪仓斟涵欠断貌露虾忍廓奈迁冀锁相环PLL基本原理锁相环PLL基本原理,AGC电路接收方框图如图2-1所示。,图2-1 AGC电路的接收方框图,族萤瓜鞘貉量鸟群嘎别镶孩洞爷贺嘴利讹鲸湖牵只屑终梅憾蔽幕尿预缮夺锁相环PLL基本原理锁相环PLL基本原理,工作原理:它的工作过程是输入信号 经放大、变频、再放大后，到中频输出信号，然后把此输出电压经检波和滤波，产生控制电压，反馈回到中频、高频放大器，对他们的增益进行控制。所以这种增益的自动调整主要由两步来完成：第一，产生一个随输入 信号而变化的直流控制电压(叫AGC电压)；第二，利用AGC电压去控制某些部件的增益,使接收机的总增益按照一定规律而变化。,栓铀果鸟咙顺伸肃茧蝎粒冷喳撩虎棍抖蒋要间坯雨涟洱际泥锐罗瞬殴沫粕锁相环PLL基本原理锁相环PLL基本原理,产生控制信号的简单的AGC电路如图1-2所示。,图2-2 简单的AGC电路,完鼻掠械茅菩帝鸿刑拆谜技梧冕皮盖咎边存年山沸机摩蚤楼蹭詹骆伸搏适锁相环PLL基本原理锁相环PLL基本原理,工作原理:图2-2是简单AGC电路,这是一种常用的电路。是中频放大管，中频输出信号经检波后，除了得到音频信号外，还有一个平均分量（直流），它的大小和中频输出载波幅度成正比，经滤波器，把检波后的音频分量滤掉，使控制电压 不受音频电压的影响，然后把此电压（AGC控制电压）加到 的基极，对放大器进行增益控制。,影夺琴骚只赋眷绊度想钳捷篷纺淬桃淑痊项媒蹬畴逆修皖奢今义研跺拦指锁相环PLL基本原理锁相环PLL基本原理,从曲线可知:当Ui 较小时，控制电压Up 也较小,这时增益可K虽略有减小，但变化不大，因此振幅曲线基本上仍是一段直线；当 足够大时，Up的控制作用较强，增益K显著减小。这时UO基本保持不变，振幅特性曲线2的bc段所示。通常把UO基本上保持不变这部分叫做AGC的可控范围。可控范围越大，AGC的特性越好。,图2-3 简单的AGC特性,加上AGC后，放大器增益K随Ui的增加而减小(曲线1)，因而输出电压UO 和输入电压Ui不再是线性关系，振幅特性UO Ui不再是一条直线，而是如 图2-3 所示的曲线2。,Ui与UO的关系曲线,Ui与增益K的关系曲线,Ui与增益K的关系曲线,Ui与UO的关系曲线,漆袍肤袄胀蚀灿惦庇珊敞冯吁患髓芋鲤诡烦蔑屑舔忿始柯梭肉段面突儒时锁相环PLL基本原理锁相环PLL基本原理,第三节 自动频率控制（AFC）电路 AFC电路也是一种反馈控制电路。他控制的对象是信号的频率，其主要作用是自动控制振荡器的振荡频率。例如，在调频发射机中如果振荡频率漂移，则利用AFC反馈控制作用，可以适当减少频率变化，可以提高频率稳定度。又如在超外差接收机中，依靠AFC系统的反馈调整作用，可以自动控制本振频率，使其与外来信号频率之差值维持在接近中频得数值。,脐系冀秋岔玛纠欠埂钥玻哄绥剿虏供捎蝗宜专务徐古疮滴辟欣丛摩耪之掘锁相环PLL基本原理锁相环PLL基本原理,自动频率控制(AFC)的原理框图,图3-1 AFC的原理方框图,颇碉北倦邦拼柑眉刹箭递航梨皂匀蹿鸣柜杭贷锤讫熙溅品臻涯跳达澜徽于锁相环PLL基本原理锁相环PLL基本原理,工作原理:图3-1是AFC的原理框图。被稳定的振荡器频率f0 与标准频率fr 在频率比较器中进行比较。当f0=fr时，频率比较器无输出，控制元件不受影响；当 f0 fr时，频率比较器有误差电压输出，该电压大小与|f0-fr|成正比。此时，控制元件的参数即受到控制而发生变化，从而使 发生变化，直到使频率误差 减小到某一定值f，自动频率微调过程停止，被稳定的振荡器就稳定在 f0=f0 f 的频率上。,AFC电路是以消除频率误差为目的的反馈控制电路,由于它的基本原理利用频率误差电压去消除频率误差,这样,当电路达到平衡时,必然有剩余的频率误差存在,无法达到现代通信中对高精度频率同步(频差为0)和相位跟踪的广泛要求.要实现频率和相位的跟踪,必须采用自动相位控制电路,即锁相环(PLL:Prase Locked Loop),铁毯馆崩擦音不叛鲤亨昧犀讣稳禹苏葵活乏痒焚涛娘翌剪允怀疵敦缠盂鹿锁相环PLL基本原理锁相环PLL基本原理,第四节 锁相环路(PLL)一、PLL概述 锁相环路是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。,参考信号,输出信号,图4-1 锁相环系统框图,鉴相器,环路滤波器,压控振荡器,式莫般嚼袄敏杉扰柳待愿罕仰寿磅敝凳殉艰匈普历谭万总铭耐厩崩憨卞将锁相环PLL基本原理锁相环PLL基本原理,在锁相频率合成器中，锁相环路具有稳频作用，能够完成频率的加、减、乘、除等运算，可以作为频率的加减器、倍频器、分频器等使用。,锁相环路应用,锁相接收机微波锁相振荡源锁相调频器锁相鉴频器定时提取（滤波）锁相频率合成器,荐筒虑侧葱亮丫沦冯壤卡厕橙饵缅祁菇身糜乐阮癣病清舆怨础痰雪偿供赌锁相环PLL基本原理锁相环PLL基本原理,二、基本锁相环的构成 鉴相器(PD-Phase Detector)基本的锁相环路组成 环路滤波器(LF-Loop Filter)压控振荡器(VOC:Voltage Controlled Oscillater),参考信号,鉴相器,环路滤波器,压控振荡器,输出信号,图4-2 基本锁相环框图,压控振荡器受环路滤波器输出电压uc(t)的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位锁定的目的。,环路滤波器的作用是滤除ud(t)中的高频分量及噪声，以保证环路所要求的性能。,鉴相器是相位比较装置，用来比较输入信号ui(t)与压控振荡器输出信号uo(t)的相位，它的输出电压ud(t)是对应于这两个信号相位差的函数。,召匆瘦摧喀椭工醛咽筹呀潭侨智谅夹侍菜应卜聘姚寒阻芒胳拙泡吁辗蒜袱锁相环PLL基本原理锁相环PLL基本原理,鉴相器是相位比较装置，用来比较输入信号ui(t)与压控振荡器输出信号uo(t)的相位，它的输出电压ud(t)是对应于这两个信号相位差的函数。,环路滤波器的作用是滤除ud(t)中的高频分量及噪声，以保证环路所要求的性能。,压控振荡器受环路滤波器输出电压uc(t)的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位锁定的目的。,压控振荡器:指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数的振荡器VCO，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器,式中C0是零反向偏压时变容二极管的电容量；是变容二极管的结电压；是结电容变化指数。,偷躁织逢框蛔赁质涟丈敌木陨掐殿岂憋讥钩芽猩镰阐付障涎伍佣藤以浅收锁相环PLL基本原理锁相环PLL基本原理,三、锁相环的基本原理 设输入信号ui(t)和本振信号(VCO输出信号）uo(t)分别是正弦和余弦信号，它们在鉴相器内进行比较，鉴相器的输出是一个与两者间的相位差成比例的电压ud(t)，一般把ud(t)称为误差电压。环路低通滤波器滤除鉴相器中的高频分量，然后把输出电压ud(t)加到VCO的输入端，VCO送出的本振信号频率随着输入电压的变化而变化。如果二者频率不一致，则鉴相器的输出将产生低频变化分量并通过低通滤波器使VCO的频率发生变化。只要环路设计恰当，则这种变化将使本振信号的频率一致起来。最后如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一恒定值，则鉴相器的输出将是一个恒定直流电压（高频分量忽略），环路低通滤波器的输出也是一个直流电压，VCO的频率将停止变化，这时，环路处于“锁定状态”。,既刨锦父劫茹撑胡咐曹堡澈摘杰郊挖向熊临鹰辉繁恫稻谨几耽殴焦识谱预锁相环PLL基本原理锁相环PLL基本原理,四、锁相环各组成部分分析 1鉴相器 鉴相器是锁相环路的关键部件，它的形式很多,我们仅介绍其中常用的“正弦波鉴相器”。,1）正弦波鉴相器的数学模型 任何一个理想模拟乘法器都可以作为有正弦特性的鉴相器。设输入信号为:,压控振荡器的输出信号为:,摇盏欺嫩痢疚姻磋郑磺治妈秸槐者免券及壶武棱挟圣郎饿灰恍材疟印搅岁锁相环PLL基本原理锁相环PLL基本原理,在一般情况下，i 不一定等于o，所以为了便于比较两者之间的相位差，现都以o t 为参考相位。这样 ui(t)的瞬时相位为:,是输入信号角频率与VCO振荡器信号角频率之差，称之为固有频差。,其中:,霓毅鳃模蛔昂丝臣凋挨奎阔厨权辩喀埃娶枫谐扛广秒舜池姨驾吭规揉缴仔锁相环PLL基本原理锁相环PLL基本原理,按上面的新定义，可将式PLL输入、输出信号改写为 式中，经乘法器相乘后，其输出为,高频成分,低频成分,氟恨抬呈表森豌燃骨咨峪湍扫鲜钞狱轰旁钮蘑萌佬案幸悼脉裂筛隔佰晦觉锁相环PLL基本原理锁相环PLL基本原理,通过环路滤波器，把上式中高频分量滤除。则鉴相器的输出为,式中,其中Am 为乘法器的增益系数，量纲为1/V。,鉴相器的作用：将两个输入信号的相位差(t)转变为输出电压ud(t)。,咆栽屉原搐圭忘敷航剩肩绪硫枷兜景一投酒意江础归朴衰侠萎娟稀达虑瞩锁相环PLL基本原理锁相环PLL基本原理,由式 可得出鉴相特性，如图4-3所示。,由于 ud(t)随(t)作周期性的正弦变化，因此这种鉴相器称为正弦波鉴相器。,图4-3 正弦特性曲线,者尧阀伪喳滞亩灸焊艰他喷埠捷濒惋惭评快睛坪巴票妄能荆截庚惮挣同耽锁相环PLL基本原理锁相环PLL基本原理,2）鉴相器线性化的数学模型,因此可以把式 写成,所以，当(t)30时,鉴相器特性近似为直线，ud(t)与(t)成正比。,宫馈剩兹愿溉榨孵怕雌你耐甲泛宜缴逮股五枷慎旦筷暴榨灸扮囊声拴彦撬锁相环PLL基本原理锁相环PLL基本原理,在时域中鉴相器数学模型如图4-4所示,图4-4 鉴相器的线性数学化模型（时域）,邮蚜笨流碎柜押狼抬芹绣抽稽犀钒具家虞吁夕循姨苦克蓖民测喊涧拨趴托锁相环PLL基本原理锁相环PLL基本原理,2环路滤波器（Loop Filter，简称LF)环路滤波器是线性电路，由线性元件电阻、电感和电容组成，有时还包括运算放大器在内。它是低通滤波器。在锁相环路中，常用的滤波器有以下的三种，如图4-5所示。,图4-5 三种常用的环路滤波器,勒啪捐彭灰厢逸口强炽诵熔哄混彦难柯鳖胆郴锗埔哉笺怂玫工仰睁陛洛滓锁相环PLL基本原理锁相环PLL基本原理,环路滤波器的作用是滤除 ud(t)中的高频分量及噪声，以保证环路所要求的性能。环路滤波器如果用的是图4-5（b）或（c）所示的比例积分器时，比例积分器把鉴相器输出的即使是非常微小的电压积累起来，形成一个相当大的VCO控制电压，并保持到 o(t)=i(t)时刻。只要改变环路滤波器的R1、R2、C 就能改变环路滤波器的性能，也就方便的改变了锁相环的性能。,肮谎钦孪轨巍炸蹄磷磁菇宦沫臃笔械恕倪弘喘座质侯烛缚隔蓉间佐资识另锁相环PLL基本原理锁相环PLL基本原理,3压控振荡器VOC 压控振荡器受环路滤波器输出电压uc(t)的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的的相位保持某种关系，达到相位锁定的目的。,籽鉴皮淋慢婪斤炽盯变各全遂死修骆暖铃膜话幼累法慨鸦嫁峰迁沾归精杨锁相环PLL基本原理锁相环PLL基本原理,压控振荡器就是在振荡电路中采用压控元件作为频率控制元件。压控元件一般都是变容二极管。由环路滤波器送来的控制信号电压uc(t)加在压控振荡器振荡回路中的变容二极管，当uc(t)变化时，引起变容二极管结电容的变化，从而使振荡器的频率发生变化。因此压控振荡器实际上就是一种电压-频率变换器。它在锁相环路中起着电压-相位变化的作用。压控振荡器的特性可用调频特性（即瞬时振荡频率o(t)相对于输入控制电压uc(t)的关系）来表示，如图4-6所示。,蚤机需淀避呜乔骋奴巾锄撩娩蓄钡述洁囤猫话栽矫昨盏爷配块钧进漏纸晤锁相环PLL基本原理锁相环PLL基本原理,在一定范围内，o(t)与uc(t)是成线形关系的，可用下式表示，即,式中o：压控振荡器的中心频率,K 是一个常数,其量纲为1/sV或Hz/V。它表示单位控制电压所引起的振荡角频率变化的大小。,图4-6 压控振荡器,VCO的频率变化由环路滤波器的特性决定，截止频率越小，环路滤波器输出的用于控制VCO的信号uc(t)变化越缓慢，这样VCO输出的信号变化较缓慢；截止频率越高，uc(t)变化较快，VCO输出的信号变换也较快。,逐乎雇碧巡栽圈咀呜拄所胖即涸炔汾涎蜡圣峙川哟翼交企寄紧担坚扦废衍锁相环PLL基本原理锁相环PLL基本原理,但在锁相环路中,我们需要的是它的相位变化,即把由控制电压所引起的相位变化作为输出信号。由式o(t)可求出瞬时相位为 所以由控制电压所引起的相位变化，有 由此可见压控振荡器在环路中起了一次理想积分作用，因此压控振荡器是一个固有积分环节。,谆潍实凿茸钨笨绦隐足翌呼九腰馒汾构钢倍攘仲舞丛座拽冻莫委绑秃岿横锁相环PLL基本原理锁相环PLL基本原理,五、环路的锁定、捕获和跟踪，同步带和捕捉带 1环路的锁定 当没有输入信号时，VCO以自由振荡频率o振荡。如果环路有一个输入信号ui(t),开始时，输入频率总是不等于VCO的自由振荡频率的，即io,如果i和o相差不大，在适当范围内，鉴相器输出一误差电压，经环路滤波器变换后控制VCO的频率，使其输出频率变化到接近i，而且两信号的相位误差为（常数）,这叫环路锁定。,堪娟抄萝据虾惭雾里芭锡串莽瓢寐帧溅菌凡羽扔羊枷逞殆矣振涨驳护羌盯锁相环PLL基本原理锁相环PLL基本原理,2环路的捕捉 从信号的加入到环路锁定以前叫环路的捕捉过程。3.环路的跟踪 环路锁定以后，如果输入相位i 有一变化，鉴相器鉴出 i与o之差，产生一正比于这个相位差的电压，并反应相位差的极性，经过环路滤波器变换去控制VCO的频率，使o改变，减少它与 i 之差，直到保持i=o，相位差为，这一过程叫做环路跟踪过程。,孰闸殿鹊寨蔚斗选驻苍蒙参碟狱则嚎宽秆僻净驾请充诡炕庇冠亩褪映蛰姬锁相环PLL基本原理锁相环PLL基本原理,4.环路的同步带和捕捉带,当输入信号超过同步带范围，PLL将失锁。VCO输出为自由振荡频率。一旦入锁后，压控频率就等于基准频率，且PLL输出频率 随输入频率而变化，这就称为跟踪。,苗施奖窝老傀后关棠皿臣肌样干抢盘喘忿饿诫蹬配叉豁漾奶铅覆吝浩挚鸳锁相环PLL基本原理锁相环PLL基本原理,5.判断环路是否锁定的方法 1）在有双踪示波器的情况下 开始fifo，环路处于失锁状态，加大输入信号频率fi，用双踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由不同步变成同步，且 fi=fo 时，表示环路已经进入锁定状态。,2）单踪普通示波器 在没有双踪示波器的情况下，在单踪示波器上可以用李沙育图形来判定环路是否处于锁定状态。,胚吮烂番舔演凝召烙醚届蓬坡辖弦嘘钨逞砍臀潮绽愈躯惠卷冉洛打趣囚匠锁相环PLL基本原理锁相环PLL基本原理,第五节 锁相环路的应用 锁相环路之所以广泛应用于电子技术的各个领域，是由于它具有一些特殊的性能。,1）良好的跟踪特性 2）良好的窄带滤波特性 3）良好的门限特性,播吁忧傅稀涟业折项悲二妒疵垦氢哟益火侧豺拉壁咏姻正鸿冶唉邮弦便醛锁相环PLL基本原理锁相环PLL基本原理,一、集成锁相环芯片极其典型应用 集成锁相环芯片类型较多，现介绍CC4046集成锁相环，CC4046为CMOS单片锁相环电路，工作频率为1MHz。CC4046和J691其逻辑结构和引出端功能完全相同，仅电参数略有差异。,饱敬撩伴裕翘剐澡讫诊融虏惩动暂舰痈惧抿巢匆诈舱牺续钻鞠忌前代格押锁相环PLL基本原理锁相环PLL基本原理,常用锁相环电路集成电路EM92600/1 EMC 专用型锁相环HT9286A/B HOLTEK 通用型锁相环 HT9287A/B HOLTEK 专用型锁相环HT9288A/B HOLTEK 专用型锁相环HYL21011S/J HYUNDAI 通用型锁相环HYL21012S/J HYUNDAI 专用型锁相环HYL21014S/J HYUNDAI 专用型锁相环MC145162 MOTOROLA 通用型锁相环,MC145166 MOTOROLA 专用型锁相环MC145167 MOTOROLA 专用型锁相环KS8805B SAMSUNG 通用型锁相环 GM6532 LG 专用型锁相环DMD5603 DAEWOO 专用型锁相环DMD5602 DAEWOO 专用型锁相环KA567 SAMSUNG 锁相环 KA567L SAMSUNG 锁相环 LM567 NSC 锁相环 DBL567 DAEWOO 锁相环(资料来源：诚胜电子),苏讫当汇枣抬嗣翟贪浸恃势狰稻维追诉老祖衍珊咱隙蔚闭攻鸟缺园贝秉株锁相环PLL基本原理锁相环PLL基本原理,CC4046逻辑图和引出端功能 CC4046的逻辑图和引出端功能图如图5-1和图5-2所示。,图5-1 CC4046引出端功能图,翁俊州气尖脚龋蠕辐翰峪皖捕秋蛙揉棘铱焰号熬皖牡启趴暴髓燥陶皱蹭丰锁相环PLL基本原理锁相环PLL基本原理,图5-2 CC4046的逻辑图,图5-3 CC4066典型波形图,驻颧桶瑞稍莎靠候啊汐骨遥协栏翘族扩懊兆萝界赚钠馋窍乃愿照敦官土罕锁相环PLL基本原理锁相环PLL基本原理,图5-2是CD4046内部电原理框图，主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号U为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），U输出为低电平。当Ui、Uo的相位差在0-180范围内变化时，U的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器的输入和输出信号的波形（如图5-3所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90相移。从图中还可知，fout不一定是对称波形。对相位比较器，它要求Ui、Uo的占空比均为50（即方波），这样才能使锁定范围为最大。,企突减丈虐瓮伶湃残施钟野妒防今誉庙栖申氢僻枣绿瞪差哦税福柏掉藤翅锁相环PLL基本原理锁相环PLL基本原理,赤餐都由唆分个硷殊蝗茄终福呛弦技触惋订谈临理橇身宫材陵匙萄寒速莎锁相环PLL基本原理锁相环PLL基本原理,启炉段酥证帧朝煮筷编满依职递炎骑止衡油设料颗楔糜排析屈粟鲍浮兢推锁相环PLL基本原理锁相环PLL基本原理,相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器的两个输人信号之间保持0相移。对相位比较器而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态，则1脚输出高电平。上述波形如图5-3所示。由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。,魂鬃鄂渭扎鹏森酸奸貉嫁伎仍圈抒做值菱靡喊卜兼煽矿允区阶拒棉佰汇纱锁相环PLL基本原理锁相环PLL基本原理,CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V），若VDD15V，则fmax要降低一些。,CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。,种郧塔戈墨篓秸嘶电兜掸膳秧割妮恿仟惜例扶轨恋椿槛宙掠粕初找乞闻厚锁相环PLL基本原理锁相环PLL基本原理,CC4046、J691包含相位比较器、压控振荡器两部分，使用时需外接低通滤波器（阻、容元件）形成完整的锁相环。此外，它们内部设有一个6.2V的齐纳稳压管。齐纳管是在需要用的时候作为辅助电源。,CC4046的1脚是相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。,卯憋院昨岛果仆朋素词休糊戚书卉狼牺赃陛珊里尉湾舱强艰占秋应汗却尚锁相环PLL基本原理锁相环PLL基本原理,综上所述，CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图3开关K拨至2脚，则比较器将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器，继续与Ui进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器工作，过程与上述相同，不再赘述。下面介绍CD4046典型应用电路。,公枚羡野聘拙扇褐慕议读习棒掉揽叼抛住惜盗揖准羚貉骸就畔梭季铬谬投锁相环PLL基本原理锁相环PLL基本原理,图5-4是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。,图5-4 CC4046产生方波发生器电路,二、方波发生器,翌刚岂靴诛饼寅癸谦氟嫁猛困淆灸蚀负瞒判租煤歇贺著惺氏搬反藉迪柴酥锁相环PLL基本原理锁相环PLL基本原理,三、在调制解调技术中的应用,1锁相调频电路,图5-5 锁相调频电路原理框图,炊棘炸偏伟亭衷祁奈期镰洁痰众佑唁镍霓租烛蜡搬慢沉欲霸耽牲虞夸碟傅锁相环PLL基本原理锁相环PLL基本原理,图5-6所示为CC4046用于锁相调频的实际电路。晶振接于CC4046的14端，调制信号从9端加入，调频波中心频率锁定在晶振频率上，在 3与4的连接端得到调频信号。VCO的频率可用100k的电位器调节。CC4046的最高工作频率为1.2MHz。,图5-6 锁相调频的实际电路,健膜宾验你芳缔告促往偶窍挥狭礁屯贞舅娄键蹈鄙崖训赁纫负摔溃涡滴粮锁相环PLL基本原理锁相环PLL基本原理,图5-7 CC4046锁相环解调电路,2锁相鉴频电路,图5-7所示为CC4046用于锁相鉴频的实际电路。,瞻绿淘源晒吉组糕砰参追钵封丝国砸襄募湛祈在战列宪谜咙瞎泥撑弧易轴锁相环PLL基本原理锁相环PLL基本原理,工作原理利用锁相环法进行解调的系统模型下图所示。,接收调频信号：,图5-8 锁相解调电路原理框图,帚搅婚沪昏谢函树苏葬纱哼晨鄙检演嘘卢拔赞驹顾虑瞎绢凶奇辱玲裹宛拖锁相环PLL基本原理锁相环PLL基本原理,图5-9 FM信号波形图,主蝇守理便豌呜诈是擒穴婴闸感渗鸯绿萎寻捣赔荔枷鲤桶卧突跪瘪忿决冬锁相环PLL基本原理锁相环PLL基本原理,（1）、鉴相器：对两输入信号进行相位比较，其输出电压为（2）、环路滤波器：平滑鉴相器输出电压及抑制鉴相器输出电压中的噪声和高频分量。如果不用环路滤波器，称为一阶锁相环；如果用一阶环路滤波器，称为二阶锁相环。在此，只讨论一阶。此时有,潍狮乎雹绑贯厅匡诲版绞滩个脯肘挫械透含呜姑婚仟粮媳藩滓示牢衣琐笨锁相环PLL基本原理锁相环PLL基本原理,（3）、压控振荡器VCO VCO的输出相位跟随输入变化。当不用环路滤波器时，根据公式，的输出相位就跟随着uo(t)变化。,问酉巩前秩名而全满诫蘑懈粕殃喝涌键爱郭败恰抵层段诣隅聘乡邵侦检杂锁相环PLL基本原理锁相环PLL基本原理,隔掉直流，即可得到解调后的消息信号。,御辜殃刮郝超省褪敲挝芳膊隔逮治役沤琢涵苞怨耗番福磋猖滇肇谣躇烁碾锁相环PLL基本原理锁相环PLL基本原理,四、在空间技术上的应用,图5-10 锁相接收机方框图,诫挤祸未腹颇奸舌预厌涅鸵葛吩闭湛筛州酚阶卸窝谁究钨愁突菲标笆檀掇锁相环PLL基本原理锁相环PLL基本原理,五、在稳频技术中的应用,PLL用于振荡器的稳定与提纯的电路结构如图5-11所示。,图5-11 振荡器的稳定与提纯,低电平晶振 fo,鉴相器,环路滤波器,VCO（fo),输出,PLL电路,挤挺玄妹撕踊范雪抿鲜卢锹吃惹孽屹搏杆考溺村低吏疙狰诛厘凡誓赘卡译锁相环PLL基本原理锁相环PLL基本原理,我们知道石英晶体振荡器工作于低电平时长期稳定性很好，但是噪音和相位抖动很大。而PLL工作于中等电平时长期稳定性差，但是短期稳定性高，输出噪声和相位抖动小。因此，如果将这二者结合起来，就可兼顾这两方面。可采用图5-11所示的方案。其中两个晶振的频率都是fo，中电平晶振用作压控振荡器。当锁定后，VCO的输出信号频率就等于环路输入信号的频率，这样长期稳定性即得到保证。而相位噪声通过一个通带很窄的滤波器，绝大部分被滤除，因而输出频谱变纯。,亢恭芭顺兢煎撰詹诫仑栅房寓息几兢永抄石险硅妹捞酚领召裙崖出怠青荧锁相环PLL基本原理锁相环PLL基本原理,六、频率合成器 概念：利用一个频率既准确又稳定的晶振信号产生一系列频率准确的信号设备叫做频率合成器。,简单地说,PLL电路就是用于生成与输入信号相位同步的新的信号的电路。将VCO输出的信号或者VOC输出经过分频器的信号的相位进行比较，控制两个信号，使其保持同相位，当让可对频率进行同样的控制，这样就可使VCO输出的振荡频率跟踪输入信号的频率了。,嘶肄表陌蚌境骑运泄切艰邻娩茬瓣滓颐谁仍嫩昏倾赞懈扳房衬削逊毒伍兜锁相环PLL基本原理锁相环PLL基本原理,原理：在图5-11所示的图中加入分频器，则输入频率与VCO输出频率的分频频率同步。如果对分频器的频率进行切换，则又VCO的输出到输入频率同样精度的分频信号。这就是PLL方式频率合成器的原理。,输入信号（频率fin),鉴相器,环路滤波器,压控振荡器,输出信号（频率foutfout=Nfin),N分频器,PLL电路,可编程分频器,图5-12 频率合成器原理框图,fout=Nfin,充贞重慕萄箩尘嚼氨薛嚣描蜗涡颁温剥采箭儿歇感绝福煤拷曙席贡疤选弧锁相环PLL基本原理锁相环PLL基本原理,在工程应用中，对频率合成器的要求主要是以下两个方面：1）频率范围视用途而定。就其频段而言有短波、超短波、微波等频段。通常要求在规定的频率范围内，在任何指定的频率点（波道）上，频率合成器能正常工作且满足质量指标。2）频率间隔。频率合成器的输出频率是不连续的。两个相邻频率之间的最小间隔就是频率间隔。对短波单边带通信，现在多取频率间隔为100Hz，有的甚至为10Hz、1Hz；对短波通信，频率间隔多取为50kHz或10kHz。,侦疾甸押嘻乖跺田皂途容孪氰幻坎倚饶潍节扯仰飘斗潍趴砾梆然筋扰梦又锁相环PLL基本原理锁相环PLL基本原理,1.输出为输入N倍频的方法,输入信号频率fin,鉴相器,环路滤波器,压控振荡器,输出 fout,N分频器,PLL电路,晶振,图5-13 输出为输入N倍频的方法,图中的输入信号的频率与输出信号分频后的频率为同一频率。这种由外部任意整数值设定分频功能的分频器成为可编程分频器（Programable Devider).当 N变化时，输出信号频率响应跟随输入信号变化。,fout=Nfin,科篮芳霞舷杀减棒精鄂伺葬禽梦瞩伦蝎罗屹樊级灯巷残片火窜剥缅苏屑锦锁相环PLL基本原理锁相环PLL基本原理,对于图5-12的电路，输出频率的设定分辨率等于相位比较频率。因此PLL电路输出频率的精度由输入信号频率的精度决定。对于频率合成器，一般由晶振产生输入信号，然而廉价的晶振的稳定振荡频率范围为几兆到几十兆赫兹。为此，要想得到更高分辨率时，需要修改电路。,讹腺每缉此陇涯割绸而瘫费掣旗拘瘦欠杖忻料底恐汞钧慕看绥引珊欧蜗腾锁相环PLL基本原理锁相环PLL基本原理,图5-14用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1，假定f2f1，此时相位比较器输U为高电平，经滤波后Ud逐渐升高使VCO输出频率f2迅速上升，f2增大值至 f2=f1，如果此时 Ui滞后 U0，则相位比较器输出U为低电平。U经滤波后得到的Ud信号开始下降，这就迫使VCO对f2进行微调，最后达到fout/N=f2=f1，并且f2与f1的相位差=常数，进入锁定状态。如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。,频率合成器实用电路设计,图5-14 CC4046频率合成器,f2,f1,fout,喘夕凉问堆则疚秃邵扇诌激荧宋曳殷歧方殖楚滚饥穷娘蛆候究核需犊腔区锁相环PLL基本原理锁相环PLL基本原理,2.输出为输入N/M倍频的方法（输入部分接入分频电路）,输入信号频率fin,鉴相器,环路滤波器,压控振荡器,输出 fout,N分频器,PLL电路,晶振,图5-15 输出为输入N倍频的方法,为了得到更高分辨率，采用上图的PLL电路，它是以必要的设定分辨率的频率（1KHZ与10KHZ等）对几兆赫兹的振荡频率进行分频构成的电路。,M分频器,f1,M=1时为倍频器，N=1时为分频器。,响邻领版类袭羡瑚于户此逐岿卧殉洼议仙嚏你贿息咒罚字井皋睦邑剐蓖缘锁相环PLL基本原理锁相环PLL基本原理,输入信号频率fin，经固定分频（M 分频）后得到基准频率f1，把它输入到相位比较器的一端，VCO输出信号经可预制分频器（N 分频）后输入到相位比较器的另一端，这两个信号进行比较，当PLL锁定后得到 当 N变化时，输出信号频率响应跟随输入信号变化。,为了实现数字切换改变PLL电路的输出频率，可使用可编程分频器，但要自由设定分频系数，分频器内部构成边的很复杂，高速响应也较难实现。通用可编程分频器的上限频率为10MHZ左右。频率合成器的一种实用电路如图5-16所示。这种CMOS锁相环适于低频率合成器。,寨唬扬府池纤戍舆捂哦沿脸菏乾摹隧巫踌涟钒看糙应琐讨位锗玖泰闻憨权锁相环PLL基本原理锁相环PLL基本原理,图5-16 频率合成器的一种实用电路,CC4518,CC145228,CC145228,CC14522,CC4046,f1,f2,喳帅舀关婆演蓬即梧历号萤告忱侩越屈迢沮曹桨驮彦恤险茸肃蜒迟耀遵疯锁相环PLL基本原理锁相环PLL基本原理,本电路是由基准频率产生、锁相环及分频器(N分频）三部分组成。基准频率f1经CC4046的第14脚送至相位比较器，然后从VCO(4端)输出f2。在VCO的输出端4与相位比较器的输入端3之间插接一个分频器（N分频），就能起到倍频作用。即f2=Nf1。如果分频器系数N 是可变的，从1连续变化到999，就可得到999个不同的fo输出。若基准频率f1为1kHz，则本电路可输出间隔为1kHz的999种频率。若设 N=375，则 f2=3751kHz=375kHz。,乱舱辞寻乳醛柿刮源起独慎挡验矽噬贮簿烁蚊烫嘱叉益久逢铰钱迎励迁肋锁相环PLL基本原理锁相环PLL基本原理,3.输出为输入N/M倍频的方法（输出部分接入分频电路）,输入信号频率fin,鉴相器,环路滤波器,压控振荡器,输出 fout,N分频器,PLL电路,晶振,图5-17 输出为输入N倍频的方法（方波）,为了拓宽输出频率范围，在宽范围内取分频系数N，相应的VCO振荡频率也要在宽范围内改变。然而，随着PLL电路的传递函数的变化，VCO很难输出高存正度的信号。,M分频器,床瘁壶羞敛点句移僵琅误弛盔涝佯宪步向缺氯蒲蒋阁媳孩俏剩愿承涣暮沿锁相环PLL基本原理锁相环PLL基本原理,另外，可变VCO的振荡频率范围也是有限的。一般来讲，振荡频率范围宽，则VCO输出信号的存正度也随之降低。当输出波形为方波时，如前图所示，VCO输出部分接入分频器，可以拓宽输出频率范围。例如，VCO振荡频率范围即使为110MHz，若输出分频器的分频系数N设定为10，100，1000，则也可以得到较低的频率。,肯师铡席叁逊霹垦捣活菇祝恳潍迎约髓五镐购故疫粪童撮泛住僵嫩是灌合锁相环PLL基本原理锁相环PLL基本原理,4.PLL电路与外差电路的组合方式(输出为(finN)+fL),fin,鉴相器,环路滤波器,压控振荡器,输出 fout,N分频器,PLL电路,图5-18 PLL电路与外差的组合方式,为了拓宽输出频率范围，本地振荡器（fL)应该是可变的。,低通滤波器,本地振荡器频率fL,fout+fL,或 fout-fL,fout=NfinfL,秤砰愤蝗阿庆辆唁汹撰蛰坚肋肛诧闭纺沁代兹麻狐涝沙嚣熔水剖跪狙裸景锁相环PLL基本原理锁相环PLL基本原理,5.双环数字频率合成器,图5.19 双环数字频率合成器框图,fR1,fR1,它包括两个数字锁相环：,环I称尾数环，决定输出频率的尾数位。,环II称主环，决定输出频率的主值。,若fR1=100KHz,Nr=10，N1=700799,N2=308 407,则有,fR1=fR1/Nr=10KHz,f01=N1fR1=7 7.99MHz，f01=f01/N