第4章主存储器.ppt
1,第4章 主存储器,2,4.1 主存储器处于全机中心地位4.2 主存储器分类4.3 主存储器的主要技术指标4.4 主存储器的基本操作4.5 读/写存储器(即随机存储器(RAM)4.6 非易失性半导体存储器4.7 DRAM的研制与发展4.8 半导体存储器的组成与控制4.9 多体交叉存储器,3,4.2 主存储器分类,4.1 主存储器处于全机中心地位,半导体存储器,只读存储器（ROM）,随机存取存储器（RAM）,静态RAM（SRAM）动态RAM（DRAM）,掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）,4,4.3 主存储器的主要技术指标,主存容量,最小信息单位是一个存储字,以字或字节为单位来表示主存储器存储单元的总数即主存容量,指令中地址码的位数决定了主存储器的可直接寻址的最大空间,5,4.3 主存储器的主要技术指标,主存容量,存储器存取时间,从启动一次存储器操作到完成该操作所经历的时间,6,4.3 主存储器的主要技术指标,主存容量,存储器存取时间,存储周期时间,连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间,7,4.4 主存储器的基本操作,图4.1 主存储器与CPU的联系,读：地址：ARAB读信号：CPU CB MEM数据：MEM DB DRReady：MEM CB CPU,8,4.4 主存储器的基本操作,图4.1 主存储器与CPU的联系,写：地址：ARAB写信号：CPU CB MEM数据：DR DB MEMReady：MEM CB CPU,9,高位字节 地址为字地址,低位字节 地址为字地址,设地址线 24 根,按 字节 寻址,按 字 寻址,若字长为 16 位,按 字 寻址,若字长为 32 位,主存中存储单元地址的分配,224=16 M,8 M,4 M,4.4 主存储器的基本操作,10,芯片容量,1.半导体存储芯片的基本结构,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.5 读/写存储器(即随机存储器(RAM),11,片选线,读/写控制线,（低电平写 高电平读）,（允许读）,（允许写）,4.5 读/写存储器(即随机存储器(RAM),12,存储芯片片选线的作用,用 16K 1位 的存储芯片组成 64K 8位 的存储器,32片,13,2.半导体存储芯片的译码驱动方式,(1)线选法,14,(2)重合法,0,0,15,读/写存储器(即随机存储器(RAM),静态存储器,动态存储器,16,1.静态存储器(SRAM),(1)存储单元和存储器,图4.2 MOS静态存储器的存储单元,17,图4.3 MOS静态存储器结构图,18,图4.3 MOS静态存储器结构图,19,静态 RAM 基本电路的 读 操作,读选择有效,20,静态 RAM 基本电路的 写 操作,写选择有效,21,图4.4 1K静态存储器框图,22,(2)开关特性 读周期的参数,图4.5 存储器芯片读数时间,23,写周期的参数,图4.6 描述写周期的开关参数,24,2.动态存储器(DRAM),(1)存储单元和存储器原理,图4.7 三管存储单元电路图,25,图4.8 单管存储单元线路图,26,(2)再生DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存储的。但是由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。把这一充电过程称为再生，或称为刷新。对于DRAM，再生一般应在小于或等于2ms的时间内进行一次。DRAM采用“读出”方式进行再生。,27,图4.9 16K1动态存储器框图,28,(3)动态 RAM 刷新,刷新与行地址有关,以128 128 矩阵为例,29,tC=tM+tR,分散刷新（存取周期为1 s）,(存取周期为 0.5 s+0.5 s),以 128 128 矩阵为例,30,分散刷新与集中刷新相结合（异步刷新）,对于 128 128 的存储芯片（存取周期为 0.5 s）,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,31,(4)动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,32,4.6 非易失性半导体存储器,只读存储器(ROM)2.可编程序的只读存储器(PROM)3.可擦可编程序的只读存储器(EPROM)4.可电擦可编程序只读存储器(E2PROM)5.快擦除读写存储器(Flash Memory),33,表4.1 列出几种存储器的主要应用,4.7 DRAM的研制与发展,34,4.8 半导体存储器的组成与控制,存储器容量扩展,用 1K 4位 存储芯片组成 1K 8位 的存储器,？片,2片,35,用 2片 16K*4位的存储芯片组成16K*8位的存储器,图4.18 位扩展连接方式,36,(2)字扩展（增加存储字的数量）,用 1K 8位 存储芯片组成 2K 8位 的存储器,？片,2片,37,用 4片 16K*8位组成64K*8位的存储器,图4.19 字扩展连接方式,38,(3)字、位扩展,用 1K 4位 存储芯片组成 4K 8位 的存储器,？片,8片,39,用 8片 1K*4位存储芯片组成4K*8位存储器,图4.20 静态存储器芯片与CPU的连接,40,存储扩展问题分析,问题描述：已有m（字）n（位）的存储芯片，设计一个mn的存储器，其中m=m与/或n=nm=m,nn 即单纯的位扩展mm,n=n 即单纯的字扩展mm,nn 即字和位均需扩展,41,存储扩展问题分析,设计要点用mn芯片构造一个pq的阵列，待设计存储器所需的模块数为pq，其中p=m/m,q=n/n如果m=m，则不需增加地址位数；如果mm，则需增加地址位数，并设计相应的地址控制电路正确连接各芯片的片选线、读/写控制线、数据输入线和数据输出线，并使存储器与CPU的时序妥善地配合。,42,存储器扩展实例,举例问题试用1K 4位的RAM芯片为某计算机系统设计一个存储器，存储单元长度为1个字节，寻址范围从3000H至37FFH，该系统的地址总线宽度为16位（A15A0），数据总线宽度为8位（D7D0），CPU对存储器发出的控制信号为/MREQ和R/W。,43,存储器扩展实例,设计计算存储单元数（容量）37FFH-3000H+1H=800H，每个单元为8位，故容量为2K 8计算所用RAM芯片数 2K/1K 8/4=4片芯片构成阵列，确定总体布局 芯片横向扩展2片，构成单元长度为8位的芯片组 芯片纵向扩展2片，构成2K个单元,44,存储器扩展实例,芯片内部寻址需要10位地址（A9A0），其他作为芯片组选择,45,存储器扩展实例,设计译码控制电路,A15 A14 A13 A12 A11 A10 A9 A8 A0 地址,0 0 1 1 0 0 0 0 0 3000H,0 0 1 1 0 0 1 1 1 33FFH,0 0 1 1 0 1 0 0 0 3400H,0 0 1 1 0 1 1 1 1 37FFH,46,存储器扩展实例,设计存储器的读/写控制电路 存储器有两个控制输入端：片选/CS和/WE。/CS有译码器输出加以控制；/WE=/MREQ+R/W,47,存储器扩展实例,画出连接电路图,48,设CPU有16根地址线，8根数据线，并用/MREQ作为访存控制信号（低电平有效），用/WR作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图，要求如下：1主存地址空间分配：6000H-67FFH为系统程序区。6800H-6BFFH为用户程序区。2合理选用上述存储芯片，说明各选几片。3详细画出存储芯片的片选逻辑图。,练习：,49,解:,(1)写出对应的二进制地址码,(2)确定芯片的数量及类型,A15A14A13 A11 A10 A7 A4 A3 A0,50,(3)分配地址线,A10 A0 接 2K 8位 ROM 的地址线,A9 A0 接 1K 4位 RAM 的地址线,(4)确定片选信号,51,CPU 与存储器的连接图,52,4.9 多体交叉存储器,4.9.1 编址方式多模块存储器实现重叠与交叉存取。在M个模块上交叉编址(M=2m)，则称为模M交叉编址。,53,表4.2 地址的模四交叉编址,54,4.9.2 重叠与交叉存取控制,两种方式访问同时访问：所有模块同时启动一次存储周期，相对各自的数据寄存器并行地读出或写入信息。交叉访问：M个模块按一定的顺序轮流启动各自的访问周期，启动两个相邻模块的最小时间间隔等于单模块访问周期的1/M。,图4.22 多体交叉存储,
