微处理器系统结构与嵌入式系统设计答案(精).docx

“微处理器系统结构与嵌入式系统设计"第一章习题解答1.2以集成电路级别而M计算机系统的三个主要组成部分是什么？中央处理器、存储器芯片、总线接口芯片1.3阐述摩尔定律。每18个月,芯片的晶体管密度提高一倍,运算性能提高一倍,而价格下降一半。1.5什么是SOC?什么是IP核,它有哪几种实现形式？SoC:系统级芯片、片上系统、系统芯片、系统集成芯片或系统芯片集等,从应用开发角度出发,其主要含义是指单芯片上集成微电子应用产品所需的所有功能系统.IP核:满足特定的规范和要求,并且能够在设计中反复进行复用的功能模块。它有软核、硬核和固核三种实现形式。1.8什么是嵌入式系统?嵌入式系统的主要特点有哪些？概念:以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积和功耗的严格要求的专用计算机系统,即“嵌入到应用对象体系中的专用计算机系统。特点:1、嵌入式系统通常是面向特定应用的。2、嵌入式系统式将先进的计算机技术、半导体技术和电子技术与各个行业的具体应用相结合的产物。3、嵌入式系统的硬件和软件都必须高效率地设计,量体裁衣、去除冗余,力争在同样的硅片面积上实现更高的性能。4、嵌入式处理器的应用软件是实现嵌入式系统功能的关键.对嵌入式处理器系统软件和应用软件的要求也和通用计算机有以下不同点。软件要求固体化,大多数嵌入式系统的软件固化在只读存储器中；要求高质量、高可靠性的软件代码;许多应用中要求系统软件具有实时处理能力。"嵌入式系统和具体应用有机的结合在一起,它的升级换代也是和具体产品同步进行的,因此嵌入式系统产品一旦进入市场,就具有较长的生命周期。6、嵌入式系统本身不具备自开发能力,设计完成以后用户通常也不能对其中的程序功能进行修改,必须有一套开发工具和环境才能进行开发。第二章习题答案2.2完成下列逻辑运算(1101+1.01=110.01(21010.l-10.1=111.101(3-1011.01101-1.1001=-1100.11111(410.1101-1.11=1.01(5110011/11=10001(6(-101.01/(-0.1=1010.12.3完成下列逻辑运算(110110101V11JIOOoo=IIll0101(211010001AlOlOIOlI=10000001(3iooioneooo1100=101101112.4选择题(1下列无符号数中最小的数是(A。A1H(1,1011,0101(01A5B.B(3764C.D(2590D.O(2下列无符号数中最大的数是(B。A.B(10010101B.O(227C.H(143(96D.D(3在机器数(A中,零的表示形式是唯的。A.补码B.原码C.补码和反码D.原码和反码(4单纯从理论出发,计算机的所有功能都可以交给硬件实现。而事实上,硬件只实现比较简单的功能,复杂的功能则交给软件完成。这样做的理由是(BCDoA.提高解题速度B.降低成本C.增强计算机的适应性,扩大应用面D.易于制造（5编译程序和解释程序相比,编译程序的优点是（D,解释程序的优点是（C«A.编译过程（解释并执行过程花费时间短B.占用内存少C.比较容易发现和排除源程序错误D.编译结果（目标程序执行速度快2.5通常使用逻辑运算代替数值运算是非常方便的。例如,逻辑运算AND将两个位组合的方法同乘法运算-样。哪一种逻辑运算和两个位的加法几乎相同?这样情况下会导致什么错误发生？逻辑运算OR和两个位的加法几乎相同。问题在于多个bit的乘或加运算无法用AND或OR运算替代,因为逻辑运算没有相应的进位机制。2.6假设一台数码相机的存储容量是256MB,如果每个像素需要3个字节的存储空间,而旦一张照片包括每行1024个像素和每列1024个像素,那么这台数码相机可以存放多少张照片？每张照片所需空间为：|024*1024*3=3MB则256M可存照片数为:256MB/3MBk85张（I2.14某测试程序在一个40MHz处理器上运行,其目标代码有100000条指令,由如下各类指令及其时钟周期计数混合组成,试确定这个程序的有效CPI、MIPS的值和执行时间。指令类型指令计数时钟周期计数整数算术450001数据传送320002浮点数150002控制传送80002CPI=(45000l00000*1+(32000/100000*2+(15000/100000*2+(8000/100000*2=0.45*1+0.32*2+0.15*2+0.08*2=1.55MIPS=40l.55=25.8执行时间T=(100OOO*1.55*(1/(40*10八6=15.5/4*10八(-3=3.875*10(-3s=3.875ms2.15假设一条指令的执行过程分为“取指令”、"分析”和"执行"三段,每一段的时间分别为t,2t和3to在下列各种情况下,分别写出连续执行n条指令所需要的时间表达式。(1顺序执行方式T=(t+2t+3t*n=6nt(2仅“取指令"和"执行”重叠当“取指令"和"执行"重叠时,指令的执行过程如图所示：.L一T兮一M,Ta，*>IlmIJii第1条指令执行完的时同:tl=At+2At+3At=6At第2条指令执行完的时间:t2=tl+5At=6At+5At*l第3条指令执行完的时间:t3=t2+5At=6At+5At*2第n条指令执行完的时间:tn=tn-1+t=6t+5t*(n-1=(1+5nt(3“取指令”、"分析”和"执行"重叠当“取指令"、"分析''和"执行"重叠时,指令的执行过程如图所示:第1条指令执行完的时间:tl=&+24+3&=6。第2条指令执行完的时间:t2=tl+3At=6At+3At*l第3条指令执行完的时间:t3=t2+3l=6t+3t*2第n条指令执行完的时间:tn=tn-1+3t=6t+3t*(n-1=(3+3nt"微处理器系统原理与嵌入式系统设计"第三章习题解答3.1处理器有哪些功能?说明实现这些功能各需要哪些部件,并画出处理器的基木结构图.处理器的基本功能包括数据的存储、数据的运算和控制等功能。其有5个主要功能:指令控制操作控制时间控制数据加工中断处理。其中,数据加工由ALU、移位器和寄存器等数据通路部件完成,其他功能由控制器实现。处理器的基本结构图如卜N3.2处理器内部有哪些基木操作?这些基本操作各包含哪些微操作？处理器内部的基本操作有:取指、间接、执行和中断。其中必须包含取指和执行.取指包含微操作有:经过多路器把程序计数器的值选送到存储器,然后存储器三l送所期望的指令并将其写入指令寄存器,与此同时程序计数器值加I,并将新值回写入程序计数器。间接有4个CPU周期,包含微操作有:第1周期把指令寄存器中地址部分的形式地址转到地址寄存器中;第2周期完成从内存取出操作数地址,并放入地址寄存器;第3周期中累加器内容传送到缓冲寄存器,然后再存入所选定的存储单元。执行包含微操作有:在寄存器中选定一个地址寄存器,并通过多路器将值送到存储器;来自于存储器的数据作为ALU的一个原操作数,另一个原操作数则来自于寄存器组中的数据寄存器,它们将一同被送往ALU的输入;ALU的结果被写入寄存器组。中断包含微操作有:保护断点及现场,查找中断向量表以确定中断程序入口地址,修改程序指针，执行完毕后恢复现场及断点。3.3什么是冯诺伊曼计算机结构的主要技术瓶颈?如何克服？冯诺伊曼计算机结构的主要技术瓶颈是数据传输和指令串行执行。可以通过以下方案克服:采用哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器、指令流水线、超标量等方法。3.5指令系统的设计公影响计算机系统的哪些性能?指令系统是指-台计算机所能执行的全部指令的集合,其决定了一台计算机硬件主要性能和基本功能。指令系统一般都包括以下几大类指令。：1数据传送类指令。（2运算类指令包括算术运算指令和逻辑运算指令。（3程序控制类指令主要用于控制程序的流向。（4输入/输出类指令简称I/O指令,这类指令用于主机与外设之间交换信息。因而,其设计会影响到计算机系统如下性能：数据传送、算术运算和逻辑运算、程序控制、输入/输出。另外,其还会膨响到运算速度以及兼容等。3.9某时钟速率为2.5GHZ的流水式处理器执行一个有150万条指令的程序。流水线有5段,并以每时钟周期1条的速率发射指令。不考虑分支指令和乱序执行带来的性能损失。a同样执行这个程序,该处理器比非流水式处理器可能加速多少？b此流水式处理器是吞吐量是多少（以MlPS为单位？5!pTnmSTmn=+-串流水速度几乎是非流水线结构的5倍。b.2500MIPSpnTT=4流水3.10一个时钟频率为2.5GHz的非流水式处理器,其平均CPl是4。此处理器的升级版本引入了5级流水,然而,由于如锁存延迟这样的流水线内部延迟.使新版处理器的时钟频率必须降低到2GHz。（1对一典型程序,新版所实现的加速比是多少？（2新、旧两版处理器的MlPS各是多少?(1对于一个有N条指令的程序来说：非流水式处理器的总执行时间sNNT990106.1105.2(4(-×=××=5级流水处理器的总执行时间sNNT991104(2102/(15(-×+=x-+=加速比=42.310+=NNTT,N很大时加速比H3.2(2非流水式处理器CPI=4,则其执行速度=2500MHz/4=625MIPS,5级流水处理器CPI=I,则其执行速度=2000MHz/1=2000MIPS。3.11随机逻辑体系结构的处理器的特点是什么?详细说明各部件的作用。随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关,通过针对特定指令集进行硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。主要部件包括:产生程序地址的程序计数器,存储指令的指令寄存器,解释指令的控制逻辑,存放数据的通用寄存器堆,以及执行指令的ALU等几个主要部分构成。3.13什么是微代码体系结构?微指令的作用是什么？在微码结构中,控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中,指令执行过程中的每-个时钟周期,处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。微指令只实现必要的基本操作,可以直接被硬件执行。通过编写由微指令构成的微代码,可以实现复杂的指令功能微指令使处理器硬件设计与指令集设计相分离.有助于指令集的修改与升级,并有助于实现复杂的指令。3.14微码体系结构与随机逻辑体系结构有什么区别?(1指令集的改变导致不同的硬件设计开销。在设计随机逻辑结构时,指令集和硬件必须同步设计和优化,因此设计随机逻辑的结构比设计微码结构复杂得多,而且硬件和指令集二者中任意一个变化,就会导致另外一个变化。在微码结构中,指令设计通过为微码ROM编写微码程序来实现的,指令集的设计并不直接影响现有的硬件设计。因此,一旦修改了指令集,并不需要重新设计新的硬件。(2从性能上比较随机逻辑在指令集和硬件设计上都进行了优化,因此在二者采用相同指令集时随机逻辑结构要更快一些但微码结构可以实现更复杂指令集,因此可以用较少的指令完成复杂的功能.尤其在存储器速度受限时,微码结构性能更优。3.15说明流水线体系结构中的5个阶段的操作。能否把流水线结构分为6阶段?如果可能,试给出你的方案。流水线若分为5个阶段应包括:取指,译码,取操作数,执行，数据三写流水线若分为6个阶段应包括:取指,译码,取操作数,执行,存储器操作,数据回写5.10用16KXI位的DRAM芯片组成64KX8位存储器,要求:(1画出该存储器的组成逻辑框图。(2设存储器读/写周期为0.5S,CPU在lS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少？(I组建存储器共需DRAM芯片数N=(64K*8/(16K*I=4*8(片。每8片组成16K×8位的存储区,A13A0作为片内地址,用AI5、A14经2:4译码器产生片选信号,逻辑框图如下(图有误:应该每组8片,每片数据线为1根Il、(2设16Kx8位存储芯片的阵列结构为128行xl28列,刷新周期为2ms因为刷新每行需0.5S,则两次(行刷新的最大时间间隔应小于：为保证在每个lS内都留出O.5S给CPU访问内存,因此该DRAM适合采用分散式或异步式刷新方式,而不能采用集中式刷新方式。若采用分散刷新方式,则每个存储器读/写周期可视为lS,前O.5S用于读写,后O.5S用于刷新。相当于每lS刷新-行,刷完一遍需要128xlS=128S,满足刷新周期小于2ms的要求；.若采用异步刷新方式,则应保证两次刷新的时间间隔小于15.5S。如每隔14个读写周期刷新一行,相当于每15S刷新一行,刷完一遍需要128*15S=192OS,满足刷新周期小于2ms的要求;需要补充的知识：刷新周期:从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。刷新周期通常可以是2ms,4ms或8ms。DRAM一般是按行刷新,常用的刷新方式包括：集中式:正常读/写操作与刷新操作分开进行,刷新集中完成。特点:存在一段停止读/写操作的死时间,适用于高速存储器。(DRAM共128行,刷新周期为2ms,读/写/刷新时间均为O.5S分散式:一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。特点:不存在停止读/写操作的死时间,但系统运行速度降低。(DRAM共128行,刷新周期为128s,tm=0.5S为读/写时间,tr=O.5S为刷新时间，Ic=lS为存储周期异步式:前两种方式的结合,每隔段时间刷新一次,只需保证在刷新周期内对整个存储器刷新一遍。5.11若某系统有24条地址线,字长为8位,其最大寻址空间为多少?现用SRAM2I14(1K*4存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？该存储器的存储容量=224*8bit=16M字节需要SRAM211%1K*4存储芯片数目：1681602/32014M=X=X组片组片注:上述分析有错,采用线选译码,显然用于字选的地址线应该为10根(对应于Ik的芯片存储容量,那么余下24-10=14根地址线可用于片选,因此需要SRAM2114(1K*4存储芯片数目应该为:14组*2片/组=28片。5.12在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连接图。(根据答案改的题目(I采用8K*8位存储芯片，形成64KB存储器。(2采用8K*8位存储芯片,形成32KB存储器。(3采用4K*8位存储芯片,形成16KB存储器。由于地址总线长度为16,故系统寻址空间为16264KbitX=X位宽位宽(18K*8位存储芯片字选地址长度为13,64KB存储器需要8个8K*8位存储芯片,故总共需要3根地址总线用于片选,地址译码为：Al5Al113Al2AllMOA9A8A；A6A5AIA3A2AlAO共需8片81*8位存储芯片力色为片迷第T片地址位用O0O0H"IFFFH00000000000000000001111111111111第：片地址危困2000H3FFFH00)000Q00000000000111111111111IT第：片地址范困IOooH5FFFH01000000000000000101111111111111第四片地址危围6000HTFFFH01!000Q0000000000111111111I11111第五片地址避圉8000H9FFFH10000000000000001001111111111111第六片地址他国OAOOOHOBFFFH101000000000000010I1111111111111弟七片地址他困ooofODFFFH1100000000000000101111111111111笨八j;地址池圉OEOOOH"OFFFFH11100000000000001I11111111111111其连线图如下:Al5AlIAl3Al2AllAlOAgA8A：A6A5A共需8片8K*8位存储芯片打色为片选第一片地址范围0000HIFFFH0000000000000011111111第二片Jfc址范围2000l3FFFH00100000000I0Q111111111第三片地址范IH4000H5FFFH01000000000I01011111111第四片地址庖IM6000H7FFFH0I100000000I01111I11111i第五片地址范围8000H9FFFH10000000000II00I11111，1*第六片地址范围OAOOOHOBFFFH1010000000010111111111第七片0C000l11000000000IAO-A12(28K*8位存储芯片地址长度为13,32KB存储器需要4个8K*8位存储芯片故总共需要15根地址总线,地址译码为：Al5A14Al3Al2AllAlOA9A8A7A6A5Al3A2AlAO第一片0000H00000000U0000000共需4片地址范围IFFFH00011111111111118K*8位存储第二片2000H0010000000000000芯片地址范围3FFFH00111111111111117色为片选第三片4000H000000000000000紫色用尸决地址范闹5FFFH0101111111111111定地址范围第Inl片6000H011000000000J000地址范围7FFFH011111111111111其连线图如下:A15AlIAl3Al2AllAlOA9A8A；A6A5A共需4片8K*S位存储芯片红色为片选紫色用决定地址范围第一片地址范闹0000HIFFFH00000000000I00011111111第二片地址范困2000H3FFFH0010000000000111111111第三片地址危国4000H5FFFH0100000000001011111111第四片地址瓶惘6000HTFFFH011000000000I11111111FQOCSQ11Q2EN舌Q3C三3BQ5BQ6AQ7>A0A12(34K*8位存储芯片地址长度为12,16KB存储器需要4个4K*8位存储芯片故总共需要14根地址总线,地址译码为：Al5A14Al3Al2AllAlOA9A8A7A6A5MA3A2AlAO第一片OOOoH0000000000000000及需4片地址范围IFFFH00011111111111118K*8位存储第:片2000H0010000000000000芯片地址范闹3FFFH0011111111111111，色为片选第三片4000H0100000000000000紫色用F决地址范围5FFFH0101111111111111第四片3000H0011000000000000地址范闹3FFFH0011111111111111其连线图如下:方案"：第四片地址范围3000H3FFFH00110000000000111111111174LSl38A15A14注:QI、Q2、Q3、Q4要有有效输出,则须C口输入为0,此时须确保为0时C 口输入为0,则A14,A15信号线之后须用一个或门。方案二:第四片地址范用3000H3FFFH001100000000001111111111-_A ACsECBA74LSI38A12注:QO、QI、Q2、Q3 分别对应 Al5、AI4、A13分别取OO0、001、010、Oll时的值,可通过A12进行选择,上图有错(不对应答案中的地址;上图的地址应该是:第一片OOOO(AI5、Al4、Al3、A12,第二片All(AI5、AI4、AI3、A12,第三片OloO(A15、AI4、A13>A12,第四片OllI(A15、AI4、AI3、A12;正确的连法应该是第一、二片均从QO接,而不是分别接Q0、Ql;第三、四片均接Ql,而不是分别接Q2、Q3。若上图中片选CS低电平有效,则应该采用或门(地址会产生变动。5.13试为某8位计算机系统设计-个具有8KBROM和40KBRAM的存储器要求ROM用EPROM芯片2732组成,从OOOOH地址开始;RAM用SRAM芯片6264组成,从4(X)0H地址开始。查阅资料可知,2732容量为4Kx8(字选线12根,6264容量为8Kx8(字选线13根,因此本系统中所需芯片数目及各芯片地址范围应如下表所示:Al5AllA13Al2AllAlOAgA8A7A6A5AlA3A2Al共需2片2:32构成系统RO）I打色为"14紫色由他址取依他困决定（0000H开始）第片地址危用0000H"OFFFH000000000000000000011111111111第二片地川应用1000H"IFFFH00010000000000000011111111111共需5片6264构成乐统RMIn色为片Jei弟片地址他耐WOOH"5FFFH01000000000000001011111111111第二片地址池用6000HTFFFH0110000000000000I1111111111I11第三"地址前图8000H9FFFH100000000000000I001111111工1111第四片地址危困OAOOOHOBfFFH101000000000000101111111111111第五片地址他国OCOOOHODFFFFH1100000000Q00001101111111I1111o°QA) A?VCC硬件连线方式之一如下图所示:CEyppPGM_GNDOE上LG痛说明:8位微机系统地址线一般为16位。采用全译码方式时,系统的A0A12直接与6264的13根地址线相连,系统的AO-All直接与2732的12根地址线相连。片选信号由74LS138译码器产生,系统的A15A13作为译码器的输入。各芯片的数据总线（D0D7直接与系统的数据总线相连。各芯片的控制信号线（RD、WR直接与系统的控制信号线相连。5.14试根据下图EPRoM的接口特性,设计一个EPROM写入编程电路,并给出控制软件的流程。VCCA4ceVPPPGMGNDOE+12V高位地址译码编程控制信号07-DD07-AARDEPROM写入编程电路设计如下图所示:控制模块DbDl1.454，VCCCEVPPPGMGNDOE+5、44；_高位地址译码.编程控制信号r而+12V控制软件流程:(1上电复位;(2OE信号为电平”1”无效(写模式,PGM信号为电平”0”有效(编程控制模式,软件进入编程状态,对EPROM存储器进行写入编程操作;（3高位地址译码信号CE为电平'T'无效,对存储器对应OOOOH3FFFH地址的数据依次进行写入操作（其中高位地址为0、低位地址013AA从OOOOH到3FFFH依次加I写入的值为数据总线DO-D8对应的值。（4高位地址译码信号CE为电平”0”有效,对存储器对应4000H7FFFH地址的数据依次进行写入操作（其中高位地址为1,低位地址013AA从OoOoH到3FFFH依次加1写入的值为数据总线D0D8对应的值。（5存储器地址为7FFFH时,写入操作完成,控制软件停止对EPRoM的编程状态，释放对OE信号和PGM信号的控制。5.15试完成下面的RAM系统扩充图。假设系统已占用OooO27FFH段内存地址空间,并拟将后面的连续地址空间分配给该扩充RAMA15A14A13A12All系统AlO译码器输出Q0/QlQ2Q3Q4Q5A15A1400A13000011A120011OAll01010AlO-AO0000000000-1111111111101000000000-111111111101地址空间OOOOH07FFH0800H0FFFH1000H17FFH1800H-IFFFH2000H27FFH28OOH2BFFH2COOH2FFFHQ6Q7111101下面方案的问题：1.地址不连续，驱动设计可能会比较麻烦；2.地址重复，浪费系统地址空间；3.不容易理解，实际上使用可能会有问题:5.16某计算机系统的存储器地址空间为A8（X）0HCFFFFH,若采用单片容量为】6K*1位的SRAM芯片，（1）系统存储容量为多少？（2）组成该存储系统共需该类芯片多少个？（3）整个系统应分为多少个芯片组？（1）该计算机系统的存储器地址空间为A8000HCFFFFH,系统存储容量为：（DOoOoH-A800OH8bit=28OOOH*8bit=160KB（2）单片容量为16K*1为的SRAM芯片的存储容量为16Kbit=2KB组成该存储系统共需该类芯片160KB2KB=80个（3）题目未给出该系统的数据位宽为多少，此处设为8bit位宽则每组芯片组需要8个单片容量为16K*1为的SRAM芯片所有整个系统应分为80/8=10个芯片组。5.17由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽略初启时的延时）？（I）10018,10028.10038,.,11008（2）10028,10048,10068.12008（3）10038,10068,10118,.,138此处题目有误，10018应为100I8,依次类推低位多体交叉存储体包含8个存储体，故处理器每次可同时访问相邻8个地址的数据（1）访存地址为相邻地址，故存储器比单体存储器的平均访问速度提高8倍；（2）访存地址为间隔2个地址，故存储器比单体存储器的平均访问速度提高4倍：（3）访存地址为间隔3个地址，但访存地址转换为十进制数为3、6,9、12、15、18、21、24、27,分别除8的余数为3、6,1,4,7,2,5、0、3,故存储器比单体存储器的平均访问速度提高8倍。注：如果是8体交叉存储体，则低3位二进制用于片选，高位用于字选。八进制到二进制的转换为一位八进制对应于三位二进制。（1转为二进制则为OO100OOOOOOlOOlOOO000010001000000011001000000100001000000101001000000110001000000111001000001000001000001001001000001010001000001Oli001000001100001001000101001000OOl110001000001111001000002000用于片选的低三位变化规律为001OlOOll100101HO1110（）0001OlOOll100IOl110111000001OlOOll100101110111000可见连续8个地址在同一个总线周期中可以得到访问，因此速度提高至8倍。（2分析同题（1）用于片选的低三位地址变化规律为：0101001100（X）010100I100oooio100110000010100110000因此连续四个地址可以同时被访问，因此速度提高至4倍。（3分析同题（1）用于片选的低三位地址变化规律为:011I100Ol100111010IOl000011110001100111010101000011110001100Hl010101000因此连续八个地址可以同时被访问，因此速度提高至8倍。最后三位的变化规律是：3、6、9、12、15、18、21、24,除以8后的余数分别为：3、6、1、4、7、2,5、0,这意味首它们的最低三位尾数（二进制）不同，因此可以同时访问：前8个地址之后，后续的8个地址相当于：24+（3、6,9,12、15、18、21、24）,除以8后的余数分别也为3、6、1、4、7、2、5、0,可见后续8个数也可以同时被访问；余此类推，第n组8个数为24*（n-l）+（3、6、9、12、15、18、21、24）,除以8后，余数照样按照3、6、1、4、7、2,5、0的规律在变化。综上所述，速度应该提高至单存储体存储器的8倍。