B數碼相機設計提示.docx

数碣相械言殳言十提示数礁相檄（DigitaICamera-DC）正借受消费者青睐DC生j三摩家在追求提供最佳圈像分辨率LCD屏自勤聚焦和曝光模式及最高存储能力的同畤，遐要满足成本减少和上市畤缩短等的要求垣代数礁相檄包括：带A/D前端的CCD或CMe）S圈像傅感器，圈像增强算法，改谨的屡缩件，高存储密度器件，僵良封装和LCD面析（或微示）等数礁相檄可容易地燮J彳复雄的数字信虢虑理系统，提供最高的圈像分辨率，道槿特性封于非PC用户十分重要，而没有数字信虢Bl像虑理的曾Il相檄刖通常要舆彳固人行十算檄速结使用H1示出数碣相械的框圈彳企圈可见数礁相檄的彳复轴性®1数礁相檄框圈在商品化数礁相械中，M1中某些功能墟已成功地用ActelMX器件了芯片性能教礁相檄是一他彳复轴的DSP系统除一他通用DSP或ASSP外，遐需有特殊功能，如把像素加速或像素圈像数摞燮换卷遹于JPEG屋缩或LC示的格式Actelex和MXg吉横很遹合于现特快的算法算g且合嵌入RAM的MX暹辑重路检轨行彩色隔燮换，像素内插像素数撼上/下取檬和寄存器数摞功能（如JJPEG建立数獴重新排列或S合）提供强有力的硬件支持在唯软件方案中理器封性能具有明的负面影警采用CPLD的其他硬件方案也具有翼面影皆，道是因J它年号不遍于完成算法和暹率三算功耗封于霜池供霜？！用，霜池毒命是主要因素，要求SS省功耗不僮在工作期，而且在非工作格式期eX和MX技循亍提供最遹合的方案：支持停檄模式，SS省功耗此畤，核心暹率且和所有输入器都完全断，而所有输出和曼向冲器都呈三魅三W，只有主霜路板保持供重，虑理器等待用户的维入信虢封于正常工作，反熔技徐亍比所有其他FPGA有效，适是因它提供较小的雷阻和重容因此，待檄霜流及静憨和勤熊功耗都很小用户友好接口数碣相檄重要的逗择檄型是各槿功能易于使用和LCD示友好易于使用一般遐包括快速警Pg畤例如，ex和MXFPGA可控制输出，依次樊送控制信虢到黑彳固功能瑰嵌入在MX多路I/0模现或快速exI/0中的寄存器能满足快速警HR寺的要求，用户维命令的殿格外部输入建立m瞬畤彝送到禹逢11重力器命令的畴金童到输出延避畤或为光等用MX和exI/0都很容易Ze琪.SE和耨t在言殳言十后期傅统的仿真方法封今后行和完整性方面存在殿重的限制利用可编程暹辑，言十人员封硬件式的仿真日寺上是一槿可用的方法假若硬件是可能的和有效的，道槿方法是明骸的折衷方示使用其他FPGA和CPLD，用户需要f器件重新编程，36在外部使用未用谩的I/0来逗通内部铜道槿方法既耗畤，又有一定明，分析工具SiliconExplorerII符有助于解决上述冏题板级言十板级音殳言十特黠是多雉性板言殳言十人员所到遇到的冏题是要以最小的板空来保SE信虢的完整性信嬲完整性，定畴偏移和噪整容限板言殳言十人员要考It的题有：信号虎是多分支遐是黠到黠?优板外掩得谡是本地？所允的定日寺偏移是多大？所允噪馨容限是多大？信虢完整性的规划是信虢醇移越慢越好1-3ns的慢穗换率已是筑J快的，加符提供相富好的信虢完整性MX和eX用户畲有的余地来碓定Sg勒器的能力和速度封于数碣相檄,用I/OSLCD日寺感太快板言十人具典型的辨法是在I/O中增加一串骄雷:阻器来降低输出!三勤重流和减慢输出沿率(edgerate)封于eX器件不需要适檬做，因X支持I/O的不同傅换速率然而，板言殳言十人员需要封FPGA言殳言十人具襟定引BaI配置甯源和上甯暗序在板上不同的IC，言殳言十人员需要在言十中使用多槿霜JE，在性能和功耗上作平衡FPGA是非易失性上重工作的，加可用以管理板上其他器件的上重H寺序封装和板空封装的占位面稹量功耗和僵格直拉影簪板的布局和成本芯片规模封装(CSP)可趣大地增加I/O数而:咸小了板空功耗和重量