3120.A.微机控制的程控信号发生器论文正文.doc

《3120.A.微机控制的程控信号发生器论文正文.doc》由会员分享，可在线阅读，更多相关《3120.A.微机控制的程控信号发生器论文正文.doc（46页珍藏版）》请在课桌文档上搜索。

1、 学 士 学 位 论 文 THESIS OF BACHELOR题 目 微机控制的程控信号发生器 摘 要在研制、生产、维修各种电子线路中，仪器都要信号源，由它产生不同频率，不同波形电压不同电流，用来调试、测试各种电子线路及电子设备，以分析它们的性能参数及故障所在。它是电子技术领域中最基本、应用最广泛的电子仪器之一。早期的信号发生是依靠硬件电路，复杂并难以调试，随着科学技术的发展，软件技术逐渐渗透到硬件电路中，以克服以上困难。本文介绍的是一种基于微机设计的信号发生器，其特点是系统结构简单、成本低，使用方便，实用价值高,不仅能调节波形频率,还能调节波形幅度。本设计中采用软、硬件相结合方法，节约大量的

2、硬件电路，信号的产生、显示完全由软件来控制，可以产生方波、三角波、锯齿波、正弦波等几种周期性信号，通过编写程序达到程控的目的。关键词：微机;D/A转换;信号发生器;调频Signal generator controlled by Microcomputer AbstractDuring developing, producing, maintaining various electronics circuit, the instruments all want a signal source, which produces different frequency ,different wave

3、 electric current with different form electric voltage, and ie used to adjust to try, test various electronics circuit and electronics equipments, with the analysis ir functions parameter and break down place. In early times, signals producing depend on hardware circuit, complicated and hard to debu

4、g, with the development of the science and technology, software technique infiltrate in the hardware circuit gradually, in order to conquer the difficulty mentioned just now.This text introduced one kind to design according to the 8086 CPU of signal occurrence machine, their characteristic is in a b

5、rief system structure, the cost is low, using convenience, practical value high, and it can not only regulate a form frequency, but also can regulate a form range. In this design we adopt soft and hardware combine together to economize a great deal of hardware electric circuit. Signals Producing and

6、 showing is controlled completely by software, can produce periodic signals of the square wave, triangle wave, sine wave, teeth of a saw wave and get better result., through writing the procedure to attain the purpose that the distance control.Keywords：Microcomputer; D/A; signal generator; adjusting

7、 frequency目 录摘要IAbstractII第一章 绪 论11.1概述11.2课题的意义2第 二 章微机控制的程控信号发生器方案设计32.1硬件设计方案及论证32.1.1设计方案32.1.2方案设计依据32.2硬件电路图4 2.2.1 8086CPU单元42.2.2 时钟发生电路42.2.3 频控单元硬件图52.2.4 幅控单元62.2.5 锁相环和分频电路单元72.2.6 取地址单元72.2.7 单极性控幅单元82.2.8波形存储电路和波形变换电路82.2.9 滤波电路92.3主要使用的芯片引脚及功能说明10第三章 系统的软件设计243.1方波的产生243.2三角波的产生253.3锯

8、齿波的产生263.4梯形波的产生273.5正弦波及任意波的产生283.6任意波及双音频信号的产生323.7总程序清单32结论39参考文献（References）41致谢42第一章 绪 论1.1概述信号发生器又称信号源或振荡器，是一种用来产生各种测试信号的仪器，用于各种整机、系统及部件、元器件的测试或者激励。在生产实践和科技领域中有着广泛的应用。不同领域，要求的信号频率高低不同，如果按频率范围分，信号发生器有超低频（30Hz以下），低频（30Hz到300Hz）、视频（300 Hz到6MHz）、高频(6MHz到30 MHz）、超高频（30 MHz到300 MHz）的信号发生器。如果按输出波形分为正

9、弦波和非正弦波、非正弦波又包括脉冲、函数、扫描、数字序列、图形、噪声信号发生器等。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像、监测地震气象、测量脉搏等.信号发生器作为一种通用的测量仪器，早在20年代电子设备刚出现时它就产生了。随着通讯和雷达技术的发展40年代出现了主要用于测试各种接收机的标准信号发生器，使信号发生器从定性分析的测试仪器发展成定量分析的测量仪器。同时还出现了可用来测量脉冲电路或用作脉冲调制器的脉冲信号发生器。自60年代以来信号发生器有了迅速的发展，这个时期的波形发生器多采用模拟电子技术，由分立元件或模拟集成电路构成，其电路结构复杂，且仅能产

10、生正弦波、方波、锯齿波和三角波等几种简单波形。自从 70 年代微处理器的出现以后，利用各种微处理器、模数转换器和数模转多以软件为主，实质是采用微处理器对DAC的程序控制，就可以得到各种简单的波形。极大促进了数字化技术在电子测量仪器中的应用，使原有的模拟信号处理逐步被数字信号处理所代替，从而扩充了仪器信号的处理能力，提高了信号测量的准确度、精度和变换速度。微处理器的性价比高,具有体积小,耗电省,携带方便,使用环境要求低,以及灵活,通用性好等特点.尽管微机还存在速度不高,内存容量小,寻址方式不多等特点,但随着,不断的技术改进和本身特点,因而得到迅速发展.微机在我国的应用历史不久,但发展很快.198

11、0年应用软件只有100项.到1985年猛增至15000项.目前我国的微机应用主要有以下几个方面:1 管理方面的应用:企业管理;仓库物资管理;办公自动化;2 工业自动化与仪器仪表控制:状态反馈,合理性测试,程控筛选A/D和D/A转换.与控制有关的的仪器表因广泛采用微机业发生重大的变化:1 简化拉仪表面盘,用数字键盘代替啦面板开关和旋钮,外表美观 2增强啦仪表的功能和灵活性 3使仪表能对简单的测量数据进行处理以及实现校正和自动诊断 4可用软件代替硬件,实现虚拟检测,这使微机向智能化.随着微机技术的迅猛发展, 信号发生器也伴随着它得到迅猛的发展.可以说,微机技术的发展,为信号发生器提供了广大的空间.

12、1.2课题的意义信号发生器的实现方法通常有以下几种： （1）用分立元件组成的信号发生器：通常是单函数发生器且频率不高，其工作不是很稳定，不易调试。 （2）可以由晶体管、运放IC等通用器件制作，更多的则是用专门的信号信号发生器IC产生。早期的函数信号发生器IC，如L8038、BA205、XR2207/2209等，它们的功能较少，精度不高，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。 （3）利用单片集成芯片的信号发生器：能产生多种波形，易于调试和功能扩展，且可以基于不同的软件实现程序控制。（4）利用专用直接数字合成芯片的信号发生发生器：能产生任意波形并达到很高的频率。但成本较高。

13、随着电子技术的迅速发展和科研、生产对信号源的广泛需求，信号发生器产生质的飞跃，性能日益提高，功能也越来越丰富，在众多的实现方法中，本设计选用第三种办法，是用8086CPU芯片控制信号发生器来产生需要的波形。对于以上方案,我选方案(3),在方案(3)的大前提下,它又可分为以下3个方案:1 方案一利用琐相环数控频率,但普通琐相环的精度不太高,且电路难以调节,另外,次方案输出信号的幅度控制是非线性的,步进困难.2 方案二采用功能强大的大规模数字频率合成器MC145151和多波形宽频率范围信号发生器MAX038等器件产生波形和频率,控制和管理电路部分,使用单片机及键盘显示电路,MAX038是精密高频波

14、形发生器,它产生高达2MHz的正弦波,三角波等脉冲信号,其压控振荡器频率分为粗调和细调,产生波形较完美,但外部电路较复杂,适用于波形发生器的产品设计方案3. 方案三利用BCD乘法器数控分频对EPROM查表，频率的精度和稳定度取决于晶振，可达到高精度的要求。EPROM即可用于正弦波发生还有方波等，双DAC控制使幅度步进成为可能。有以上分析可知, 方案三的精度和稳定度都可达到要求，故选方案三。第 二 章8086CPU控制的程控信号发生器方案设计2.1硬件设计方案及论证2.1.1设计方案本设计是以8086CPU控制的程控信号发生器，能够产生多种波形，如方波、三角波、锯齿波、梯形波、正弦波，还可以输出

15、任意波形，采用并行接口芯片8255A作为DAC与CPU之间的接口电路。8255A的PA口为数据输出口，通过它把数据传送到DAC0832，PB口的PB0PB4 五根线作为控制信号来控制DAC0832的转换，输出产生的波形转换,硬件设计框图如图2.1。 图 2-1硬件设计框图2.1.2方案设计依据计算机的工作过程是执行指令的过程，8086CPU的操作是在时钟脉冲CLK的统一控制下进行的，我们选用时钟发生器8284为CPU提供时钟信号。8086CPU与外设之间要进行数据收发，需要对数据和地址进行锁存或缓冲，而并行口电路能从CPU或外设接收数据，然后再发送出去，因此在信息传送过程中起着锁存或缓冲的作用

16、，我们选用8255A，它不需要附加外部电路即可连接CPU 与外设，使用非常方便。之所以选用D/A转换芯片0832，是因为日常生活中遇到的量几乎都是模拟量，如温度、压力、速度、高度、浓度、流量、电流、电压等等，而计算机系统是一个复杂的数字系统，数字系统所能直接处理的量都是数字的，由于要求达到模拟信号波形的显示，就必须要把数字量转化为模拟量，而且0832的内部带有两级缓冲寄存器，可以方便的用于多个D/A转换的场合，满足所需要求。2.2硬件电路图2.2.1 8086CPU单元由3部分构成:8284(为CPU提供时钟信号),8086CPU和可编程外围接口芯片8255 图 2-2 8086CPU单元2.

17、2.2 时钟发生电路时钟发生电路是由8284时钟发生器来为CPU提供的，8284包括3部分电路：a.时钟发生电路：F/C口接地，X1、X2端接晶体，由晶体震荡器产生时钟信号，其频率为14.318HZ，并产生三组时钟信号供CPU及外设使用。b.复位生成电路：图 2-3 时钟发生电路复位生成电路是由一个施密特触发器和一个同步触发器组成的，由输入的信号来触发同步触发器，由此产生复位信号RESET，送到CPU的RESET端，复位信号由CLK嘚下降沿同步。c.就绪控制电路：它由两个D触发器和一些门电路组成，就绪控制信号有两组输入信号RDY1、RDY2，分别由地址允许信号来控制，外界准备好信号RAD输入8

18、284，经就绪控制电路同步，输出准备好信号REDAY，在CLK信号下降沿处使REDAY信号2.2.3 频控单元硬件图存储器寻址方案采用移位寄存器74164对BCD乘法器14527进行设置。BCD乘法器14527接成加法级联方式，输入频率由晶振提供，级联输出频率为：K1、K2、K3、K4、K5为BCD乘法器置数。根据置数不同，可以输出不同的频率的计数脉冲，再经计数器计数对存储器寻址，频率控制寻址频率，从而控制输出波形的频率。由8086CPU通过8255A送出数据，经串入并出移位寄存器74HC164对BCD乘法器14527进行预置. BCD乘法器14527接成加法级联方式,输入CP频率f由晶振电路

19、提供,级联输出频率f0 = f ( 10000 K1 + 1000 K2 + 100K3 + 10K4 +K5)/100000,其中K1到K5为五片14527的预置数,改变预置数即可方便地改变输出频率.波形发生部分的计数器4040对级联输出进行计数,计数器输出寻址EPROM,控制对EPROM查表的速度,进而改变输出波形的频率. 图2-4 频控单元硬件图频率控制部分14527的工作原理高位置数K1,低位置数K2,在10个CP脉冲内14527输出K1个脉冲,同时由INHOUT禁止地位14527对CP进行比例分配,K1个脉冲直通第2片14527从f中送出. 10个CP脉冲结束时, INHOUT发出脉

20、冲允许第2片14527的CP进入,则可插入一个脉冲f.如此,在100个CP脉冲内,有10K1个脉冲直通送出,以及10个INHOUT脉冲.这样便有K2个脉冲插入,f共输出10K1+K2个脉冲.如上所述,五级14527级联,预置K1,K2,K3,K4,K5后,其级联输出频率为f=(10000K1+1000K2+100K3+10K4+K5)*fc/100000.晶振电路输出fc=1MHz,即级联输出为预置频率的10倍,进过8086的5倍频后满足预置频率为输出频率的50倍.EPROM数据表的50个采样点代表一个周期,这样就可预置数控输出频率.2.2.4 幅控单元 图2-5 幅控单元频率合成器方案采用直

21、接数字频率合成（DDFS）方案。用存储器存储所须的波形量化数据，采用不同时钟频率的地址计数器，根据计数值读出存储器中的量化数据，再经D/A转换后滤波整形输出DDFS技术介绍直接数字频率合成技术（DDFS）是60年代末出现的第三代频率合成技术，以Nyquist时域采样定理为基础，在时域中进行频率合成。DDFS工作原理是基于数字采样及数模（D/A）变换，经D/A变换后输出阶梯波，再经低通滤波器滤波后输出波形。它由相位累加器、查找表、D/A变换器（DAC）、低通滤波器及时钟等5部分组成。将量化的波形数据存到存储器中，在经地址计数器寻址读出波形数据，控制地址计数器的时钟频率即可控制采样点数，这样就控制

22、了输出波形的频率。由于这些数据为数字量，故再经DA转换电路将其转换为模拟量，通过低通滤波器滤除阶梯即可输出满足要求的波形。DDFS频率转换速度快，频率分辨率高，以及在频率转换时可保持相位的连续，易于实现多种调制功能，全数字化，可编程，易于微处理器控制，易于单片集成，体积小，价格低，功耗小，生产一致性好，通过更换波形数据可以轻易实现任意波形，因此，DDFS技术近年来得到了飞速发展，它的应用也越来越广泛。但由于它有固有杂散和噪声大的缺点，因此，要使DDFS在频率合成技术中有效地发挥作用，就必须对其杂散、噪声进行有效控制，消除其对主频谱的干扰，否则它的应用将受到一定的限制。存储器设计方案采用EPRO

23、M。将波形数据烧写到EPROM中，由寻址电路进行查表输出波形。可将不同的波形数据烧写到不同的存储页（根据高位地址进行分页），通过8086CPU控制高位地址线查找输出不同的波形。2.2.5 锁相环和分频电路单元时钟信号形成电路，如图所示。将基准电压信号输入锁相环，由锁相环输出电路所需的时钟信号。在锁相环的锁定状态下，该时钟信号频率为基准电压信号频率的450倍。该时钟信号经分频器4520和40175实现450分频，所得信号作为锁相的比较信号。将此时钟信号送入地址发生器4040。 图2-6 锁相环和分频电路单元2.2.6 取地址单元通过8086单元从DAC0832中取出数据的地址,为模数变换作准备.

24、 图2-7 取地址单元2.2.7 双极性控幅单元输出波形的幅值和极性电路由运放LF353与模拟开关4066及外围电阻R6,R7,R8组成,由4066控制信号为基准电压,则LF353输出双极性信号,该信号为DAC0832提供参考电压,且与所需产生的电压同相,可以通过调接电位器,来调节基准电压的幅值. 图2-8 双极性控幅单元2.2.8波形存储电路和波形变换电路波形存储电路是由一片2764组成的，它的作用就是把波形数据存储起来。将存储器进行地址范围划分，不同的波形存储在不同的地址范围内，直接读地址就可以将想要的子程序调出传送。输入端口经数据总线与8086CPU的输入口对应相连接，输出端口经地址总线

25、与8255、0832的输入对应相连接， 端与CPU时钟信号CLK相连接， 端接地。波形转换电路的核心电路是D/A转换器，它将波形数据转换为模拟量，供放大电路输出，D/A转换器选用DAC0832，使其工作在直通方式，写入波形数据1 、 接高电平，不对数据线上的数据进行转换，波形数据输出时，将上述四个信号接低电平，数据线上的数据直通输出。DAC0832是电流型输出，在输出端需要接运算放大器使其输出模拟电压信号。VOUT2模拟输出电压可利用基尔霍夫节点电流定律列出方程: VOUT2/15+VREF/15+VOUT1/7.50代入VOUT1-N/256VREF,求解得: VOUT2(N-128)/12

26、8VREF. 当FFHN80H时, VOUT2模拟输出电压的极性和VREF相同; 当80HN0时,VOUT2模拟输出电压的极性和VREF相反; 当N80H时,VOUT20V. VOUT2为双极性输出.可根据应用场合的需要,将D/A转换接口芯片接成单极性输出或双极性输出。当要监视的物理量有方向性时,例如角度的正向与反向,速度的增大与减小等,与此相适应,要求D/A转换的输出必须是双极性的。 图2-9 整个波形生成硬件图2.2.9 滤波电路为提高滤波的性能,选用2阶有源低通滤波.它由两级RC滤波环节与同相比例运算器电路组成,其中第一级电容C接至输出端,引入适量的正反馈,以改善幅频特性.图2-10 滤

27、波电路2.3主要使用的芯片引脚及功能说明18086CPU简介：8086CPU是Intel系列的16位微处理器，它采用HMOS工艺制造，双列直插，有40个引脚。电源为单一5V，主时钟频率为5MHz10MHz。它的外部数据总线为16位，地址线为20根。因为可用20位地址，所以可寻址的地址空间达1MB。 8086CPU在内部采用了并行流水线结构，可以提高CPU的利用率和处理速度。8086CPU还具有一个功能相对完善的指令系统，能对多种类型的数据进行处理，使程序设计方便、灵活。8086的引脚介绍及功能：(1) GND，Vcc（输入）GND为接地端，Vcc为电源端。8086CPU采用的电源为5V10。(

28、2) ADl5AD0(AddressData Bus)地址数据复用总线(双向、三态)ADl5AD0作为复用引脚，在总线周期的T1状态，CPU在这些引脚上输出要访问的存储器或I0端口的地址。 (3) A19S6A16S3(AddressStatus)地址状态复用线(输出、三态) (4) /S7(Bus High EnableStatus)高8位数据总线允许状态复用引脚(输出、三态)(5) NMI(Non-Maskable Interrupt)非屏蔽中断输入信号(输入)(6) INTR(Interrupt Request)可屏蔽中断请求信号(输入)(7) CLK(clock)时钟输入信号（输入）(

29、8)(Read)读信号(输出、三态)(9)RESET复位信号(输入)(10) READY（ready）准备就绪信号(输入)(11) (test)测试信号(输入)(12)模式控制信号（输入）(13)存储器或输入、输出操作选择信号(输出、三态)(14)数据允许信号(输出、三态)(15数据发送/接收控制信号(输出、三态)(16)(Write)写信号(三态、输出)(17)(Interrupt Acknowledge)中断响应信号(输出、三态)(18)ALE地址锁存允许信号(输出)(19)HOLD总线保持请求信号(输入)(20)HLDA总线保持响应信号(输出)(21)总线周期状态信号(输出、三态)(22

30、)总线请求信号总线请求允许信号(输入 / 输出)(23)（lock）总线封锁信号(输出、三态)(24)QS1，QS0(1nstruction Queue Status)指令队列状态信号(输出)图 2-11 8086引脚图8086内部结构如下： 图 2-12 8086CPU内部结构2.8255A芯片介绍： 8255A是一种通用的可编程并行I/O接口芯片，用它做为接口时，通常不需要附加外部逻辑电路就直接为CPU与外设之间提供数据通道，使用相当方便。8255引脚及功能介绍：8255A由以下几部分组成：数据端口A、B、C（其中C口被分成C口上半部分和C口下半部分），A组和B组控制逻辑，数据总线缓冲器和

31、读/写控制逻辑。各组成部分及有关引脚的功能分述如下：1）.数据端口A、B、C：A口和B口两个端口都可以用做一个8位的输入口或8位的输出口，C口既可以作为一个8位的输入或输出口用，也可以作为两个4位的输入输出口（C口上半部分和C口下半部分）使用，还常配合A、B口工作，分别产生A口和B口的输出控制信号和输入A口和B口的端口状态信号。 端口A包含一个8位的数据输出锁存器/缓冲器，一个位的数据输入锁存器，因此A口做输入或输出时数据均能锁存。端口B包含一个8位的数据输入/输出锁存器/缓冲器，一个8位的数据输入缓冲器。端口C包含一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器，无输入锁存功能，当

32、被分成两个4位的端口时，每个端口有一个4位的输出锁存器。 图2-13 8255引脚图与端口相连的PA0PA7、PB0PB7、PC0PC7都与外设相连，具体作用与工作方式有关。2）.A组和B组控制逻辑：8255A的端口A和端C的上半部分（PC7PC4）YOU A组控制逻辑管理，端口B和端口C的下半部分（PC3PC0）由B组控制管理。这两组控制逻辑都从读/写控制逻辑接受命令信号，从内部数据总线接受控制字，然后向各有关端口发出相应的控制命令。3）.数据总线缓冲器：通过与着个缓冲器相连的8位数据总线D0D7，接收CPU送来的数据或控制字，外设传送CPU的数据或状态信息，也要通过数据总线缓冲器送给CPU

33、。4）.读/写控制逻辑：用来管理所有内部或外部的数据信息、控制字或状态字的传送过程。系统的读写控制信号包括：RESET 复位信号，高电平有效。 片选信号，低电平有效。 读信号，低电平有效。 写信号，吸电平有效。A1A0 端口选择信号。3.DAC0832芯片简介：NSC公司生产的DAC0832是一种内部带有数据输入寄存器的8位D/A转换器，采用先进的CMOS工艺制成，新片内有R-2R梯形电阻网络，用语对参考电压产生的电流进行分流，完成模数转换，转换结果以一组差动电流IOUT1和IOUT2输出，可直接与8055，8048，Z80，8088，8086等未处理器总线相连。其主要参数为：分辨率：8位转换

34、时间： 1s满量程误差： 正负1LSB参考电压： 正负10V单电源： +5V+15V内部引脚图及功能介绍： 图 2-14 0832引脚图各引脚功能如下：(1)VREF： 参考电压输入端(2)VCC： 工作电压输入端(3)GND： 模拟地 (4)DGND： 数字地(5)DI7-DI0： 数据输入(6)IOUT1、IOUT2：互补的电流输出端 (7)RFB： 片内反馈电阻引脚(8)ILE： 输入锁存使能信号输入端（9） ：片选信号输入端，低电平有效（10）1、2：两个写命令输入，均为低电平有效（11）： 传输控制信号输入端，低电平有效4.8284芯片简介：8086CPU的内部和外部的时间基准信号由

35、时钟输入信号CLK信号是由外部时钟发生器8284产生的， 时钟发生器8284的引脚及其主要功能介绍如下：（1）、：地址允许信号，输入，低电平有效（2）RDY1、RDY2：总线准备好信号，输入，高电平有效（3）REDAY：准备好信号，输出，高电平有效，由RDY同步后得到（4）X1、X2：晶体连接端，输入（5）F/：频率/晶体选择端，输入作工作方式选择用（6）EFI：外加频率输入端，输入（7）CLK：时钟信号，输出（8）PLCK：供外设使用的时钟，输出（9）OSC：振荡器输出信号，输出（10）：复位输出信号，输入，低电平有效（11）RESET：复位输出信号，输出，高电平有效（12）CSYNC：时钟

36、同步信号，输入，高电平有效（13）VCC：电源接+5V、GND：接地端 图2.-15 8284引脚图5. 74HC164芯片简介74HC164是高速硅门 CMOS 器件，与低功耗肖特基型 TTL (LSTTL) 器件的引脚兼容。74HC164 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入；任一输入端可以用作高电平使能端，控制另一输入端的数据输入。两个输入端或者连接在一起，或者把不用的输入端接高电平，一定不要悬空。图2-16. DIP14 封装的引脚配置时钟 (CP) 每次由低变高时，数据右移一位，输入到 Q0， Q0 是两个数

37、据输入端（DSA 和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。主复位 (MR) 输入端上的一个低电平将使其它所有输入端都无效，同时非同步地清除寄存器，强制所有的输出为低电平。 符号 引脚 说明 DSA 1 数据输入 DSB 1 数据输入 Q0Q3 36 输出 GND7 地 (0 V) CP 8 时钟输入（低电平到高电平边沿触发） /M/R 9 中央复位输入（低电平有效）Q4Q71013输出VCC14正电源罗亩的笔记 表1引脚说明6.BCD乘法器14527芯片简介 图2-17 BCD乘法器14527芯片（1）9OUT：频率输出端（2）C：数据输入（3）D：数据输入（4）SET

38、 TO9：置数（5）OUT非：反向输出（6）OUT：正向输出（7）INHBIT OUT：进位输出（8）VSS：基准电压（9）9：时钟输入（10)10 ：存储端（11）INHBIT IN：进位输入（12）CASCADE：级联（13）CLEAR：清零 (14）A：数据输入（15）B：数据输入（16）VDD：直流电压7. 4040芯片简介 图2-18 CD4040BC芯片（1）Q12：数据锁存端（2）Q6：数据锁存端（3）Q5：数据锁存端（4）Q7：数据锁存端（5）Q4：数据锁存端（6）Q3：数据锁存端（7）Q2：数据锁存端（8）VSS：基准电压（9）Q1：数据锁存端（10)Y1 ：数据输入（11）

39、RESET：复位端（12）Q9：数据锁存端（13）Q8：数据锁存端 (14）Q10：数据锁存端（15）Q11：数据锁存端（16）VDD：直流电压8. 4520芯片简介 图2-19 CD4520芯片（1）CLOCK A：时钟A（2）ENABLE A：A始能端（3）Q1A：数据输入端（4）Q2A：数据输入端（5）Q3A：数据输入端（6）Q4A：数据输入端（7）RESET A：A复位端（8）VSS：基准电压（9）CLOCK B：时钟B ( 10）ENABLE B: B始能端（11)Q1B：数据输入（12）Q2B：数据输入（13）Q3B：数据输入（14）Q4B：数据输入 (15）RESET B：B复位

40、端（16）VDD：直流电压9. 40715芯片简介（1）CLEAR：清零端（2）Q1：Q1输入端（3）Q1非：Q1非输入端（4）D1：D1输出端（5）D2：D2输出端（6）Q2非：Q2非输入端（7）Q2：Q2输入端（8）VSS：基准电压 ( 9）CLOCK: 时钟输入端（10)Q3：Q3输出端（11）Q3非：Q3非输入端（12）D3：D3输出端（13）D4：D4输出端（14）Q4非：Q4非输入端（15）Q4：Q4输入端（16）VDD：直流电压 图2-20 40715芯片10. 4046芯片简介 图2-21 4046芯片简介 1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2脚相位比较

41、器的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器的输出端。 14脚信号输入端。 15脚内部独立的齐纳稳压管负极CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控

42、制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V），若VDD15V，则fmax要降低一些。11. LF353芯片简介 图2-22 LF353芯片（1）OUTPUT A：A输出端（2）INVERTING INPUT A：A反向输入端（3）NON-INVERTING INPUT A：A正向输入端（4）V-：负电压（5）NON-INVERTING INPUT

43、B：B正向输入端（6）INVERTING INPUT B：B反向输入端（7）OUTPUT B：B输出端（8）V+：正电压12. 4066芯片简介 图2-23 4066芯片（1）IN/OUT 1：输入/输出端1（2）OUT/IN 1：输出/输入端1（3）OUT/IN 2：输出/输入端2（4）IN/OUT 2：输入/输出端2（5）CONT 2：计数端2（6）CONT 3：计数端3（7）VSS：基准电压（8）IN/OUT 3：输入/输出端3 ( 9）OUT/IN 3: 输出/输入端3（10)OUT/IN 4：输出/输入端4（11）IN/OUT 4：输入/输出端4（12）CONT 4：计数端4（13）CONT 1：计数端1（14）VDD：直流电压13. LF353芯片简介1脚为输出端 2脚为反相输入端3脚为同向输入端4脚为负电源接入端5脚为同向输入端6脚为负向输入端7脚为输出端 图2-24 LF353芯片8脚为正电源接入端14. LM311芯片简介