数字逻辑期末考试A卷答案.doc

《数字逻辑期末考试A卷答案.doc》由会员分享，可在线阅读，更多相关《数字逻辑期末考试A卷答案.doc（3页珍藏版）》请在课桌文档上搜索。

1、-数字逻辑期末考试A卷参考答案一、判断题：下面描述正确的打，错误的打（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码 2、BCD码能表示0至15之间的任意整数 3、余3码是有权码 4、2421码是无权码 5、二值数字逻辑中变量只能取值0和1，且表示数的大小 6、计算机主机与鼠标是并行通信 7、计算机主机与键盘是串行通信 8、占空比等于脉冲宽度除于周期 9、上升时间和下降时间越长，器件速度越慢 10、卡诺图可用来化简任意个变量的逻辑表达式 二、写出图中电路的逻辑函数表达式。（每小题5分，共10分）1、F=AB 2、F=三、选择题：（多选题，多选或少选不得分，每小题2分，共20分

2、）四、填空题（每空1分，共20分）1、一个触发器可表示_1_位二进制码，三个触发器串接起来，可表示_3_ 位二进制数。 2、欲表示十进制的十个数码，需要_4_个触发器。3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。 4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为_01011_。5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出， 需经过_3_个时钟周期。6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。7、负跳沿触发翻转的主从JK触发器的输入信号应该在

3、CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q_1_，反向输出端_1_，当_R、S同时由0变1_时，输出不定状态。10、T触发器是由_JK_触发器的数据输入端短接而成。11、触发器的脉冲工作特性是指对_时钟脉冲_和_输入信号的时间关系_的要求。五、用CMOS电路实现下面的逻辑函数，画出其内部电路图(用场效应管作为基本单元) ，要求清晰整洁。（共10分，每小题5分）1、L= 2、L=六、设计一个由三人投票（只能投赞成和反对票）的表决电路，当

4、多数人赞成时，投票通过。投赞成票约定为1，投票通过约定为1，只限用与非门电路，要求写出设计过程（10分）解：1、 依题意可得下面的真值表，L=1代表投票通过；ABCL000000100100011110001011110111112、 由上面的真值表可得逻辑表达式为：L=AB+BC+CA+ABC=AB+BC+CA3、 将其划简为与非表达式为：L=4、 依上式画出逻辑电路图如下：七、 解： 设每个门的时延均为 t。考虑门的传输延迟时间，电路波形图如下所示，可见电路存在竞争冒险。八、解：(1)按题意要求的状态转换表整理后可得出各驱动信号的真值表如下0 0 00 0 10 * 0 * 1 *0 0 10 1 10 * 1 * * 00 1 01 1 01 * * 0 0 *0 1 10 1 00 * * 0 * 11 0 00 0 0* 1 0 * 0 *1 0 11 0 0* 0 0 * * 11 1 01 1 1* 0 * 0 1 *1 1 11 0 1* 0 * 1 * 0(2)根据上表画出、的卡诺图如下：（3）根据卡诺图得驱动方程如下： ； ； ； ； ； ；. z.