毕业论文基于锁相环路的调频鉴频器.doc

《毕业论文基于锁相环路的调频鉴频器.doc》由会员分享，可在线阅读，更多相关《毕业论文基于锁相环路的调频鉴频器.doc（14页珍藏版）》请在课桌文档上搜索。

1、摘要锁相环路是一个闭环的自动相位控制系统。它在现代电子系统中有广泛的应用。这次毕业设计我介绍了调频、鉴频电路,锁相环电路,常用的4046芯片。 在这篇文章中我主要分析了锁相调频电路和锁相鉴频电路,这两个电路都用了4046这个芯片,文章中我也仔细的介绍了4046的引脚和部原理框图。关键词：锁相环 调频 鉴频 CD404613 / 14一、引言锁相环路PLL和AGC、AFC电路一样,也是一种反馈控制电路。它是一种相位误差控制系统,是将考信号与输出信号之间是相位进行比较,产生相位误差电压来调整输出信号的相位,以达到同频的状态下。两个信号之间的稳定相差亦可做得很小。锁相环路早期应用于电视接收机的同步系

2、统,使电视图象的同步性能得到了很大的改善。20世纪50年代后期,随着空间技术的发展,锁相技术用于接收来自空间的微弱信号,显示了很大的优越性,它能把深埋在噪声中的信号噪声比约-10-30dB提取出来。因此,锁相环路技术得到迅速发展。到了60年代中、后期,随着微电字技术的发展,集成锁相环路也应运而生,因此,其应用围越来越宽,在雷达、制导、导航、遥控、遥测、通信、仪器、测量、计算机乃至一般工业都有不同程度的应用,遍及整个电子技术领域,而且正朝着多用途,集成化,系列化,高性能的方向进一步发展。锁相环路可分为模拟锁相环与数字锁相环。模拟锁相环的显著特征里相位比较器鉴相器输出的误差信号是连续的,对环路输出

3、信号的相位调节是连续的,而不是离散的。二、调频、鉴频的原理一调频原理 调频的实现有两种方法：直接调频和间接调频。直接调频是用调制信号直接控制主振荡回路元件的参考量L或C,使主振荡频率受到控制,并接调制信号的规律变化,直接调频电路简单,频偏较大,但中心频率不易稳定。间接调频是先将调制信号积分,然后对载波进行调相,从而得到调频信号。间接调频电路的核心是调相,因此,在调制时可以部长主振荡电路中进行,易于保持中心频率的稳定,但不易获得大的频偏。调频电路的主要要求如下：1、调制特性为线性调频拨的频率偏移与调制电压的关系称为调制特性。在一定的调制电压围,尽量提高调频电路调制特性线性度。这样才能保证不失真地

4、传输信息。2、调制灵敏度要高单位调制电压变化所产生的频率偏移为调制灵敏度。提高灵敏度可提高调制信号的控制作用。但过高的灵敏度会对调频电路性能带来不利影响。3、中心频率的稳定度要高调频波的中心频率就是载波频率。为了保证接收机能正常接收调频信号。要求调频电路中心频率要有足够的稳定度。4、最大频偏在正常调制电压作用下,所能达到的最大频率偏移称为最大频偏fm,这是根据对调频指数mf的要求确定的要求其数值在整个调制信号所占有的频带保持恒定。不同的调频系统要求有不同的最大频偏值fm。 调频的优点是容易得到较大频偏,缺点是频率稳定度不高,易产生调频失真。间接调频的优点是产生振荡过程与调制过程分开,可利用中心

5、频率高度稳定的晶振,调制失真较小,间接调频的主要问题是如何实现调相。二鉴频原理调频波的解调称为鉴频。在调频波中,调制信息包含在已调信息瞬时频率的变化中。因此,鉴频就是把已调信号瞬时频率的变化转换成电压或电流的变化。鉴频特性曲线描述输出电压U0与输入信号频率f之间的关系。鉴频电路的主要性能指标：1、鉴频灵敏度SD：指在调频波的中心频率fc附近,单位频偏所产生是输出电压的大小,即SD=u0/f。2、线性围带宽：指鉴频特性近似为直线的围,它表明鉴频器不失真解调时所允许的最大频率变化围。3、非线性失真：在线性围鉴频特性只是近似线性,实际上仍存在着非线性失真。希望非线性失真尽量小。三、锁相环电路锁相环路

6、也是一种可以实现频率跟踪的自动控制电路,是通过对相位的控制来实现对频率的控制,可以实现无误差的频率跟踪。锁相技术是一种相位负反馈控制技术,锁相环电路具有极其优良的性能。一锁相环路主要特点1、锁定时无剩余频差。2、具有良好的窄带载波跟踪性能。3、具有良好的宽带调制跟踪性能。锁相技术是一种相位负反馈技术,它是通过比较输入信号和压控震荡器的输出信号的相位,取出与这两个信号的相位差成正比的电压作为误差电压来控制振荡器的频率,达到使其与输入信号频率相等的目的。锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟

7、同步等技术领域。锁相环主要由相位比较器PC、压控振荡器VCO、低通滤波器三部分组成,见图3.1。图3.1 锁相环电路框图二锁相环路的跟踪特性当环路锁定后,如果输入信号频率W,或VCO振荡频率W0跟踪W0跟踪W1而变化,维持W0=W1的锁定状态,这个过程称为跟踪过程或同步过程。相对的,能够维持环路锁定所允许的最大固有频差|W1|；称为锁相环路的同步带或跟踪带,用WH表示。由于环路锁定后,W1或W0的变化也同样引起鉴相器的两个输入信号相位差的变化,因此,跟踪的基本原理与捕捉是类似的。但是,在环路锁定的情况下,缓慢的增大最大固有频差|W1|例如改变Wi,会使鉴相器输出的误差电压Udt产生缓慢变化,这

8、时,环路滤波器对Udt的衰减很小,加到VCO的控制电压Uct几乎等于Udt,从而使跟踪过程中环路的控制能力增强。因为在捕捉过程中的控制能力较差。因此,由于环路滤波器的存在,使锁相环路的捕捉带小于同步带。不难理解,Ad和AO越大,环路滤波器直流增益就越大或通频带越宽,环路的同步带WH也就越大。同样的,同步带还与VCO的频率控制围有关,只有当VCO的频率控制围较大时,这时WH的影响才可忽略,否则将WH减小。三锁相环路的工作原理由于锁相环路能够自动控制相位,即利用输入信号与压控震荡器的输出信号的相位误差来减少相位的误差,最后达到相位缩定的目的。当相位锁定,即两个信号间的相位差为固定值时,必有两者间的

9、频率相等。所以,锁相环只存在剩余相差,没有剩余频差。四锁相环路的基本特性1锁定后没有频差：在没有干扰和输入信号频率不变的情况下,环路一经锁定,环路的输出信号频率与输入信号频率相等,没有剩余频差,只有不大的固定相差。2有自动跟踪特性：锁相环路在锁定时,输出信号频率能在一定围跟踪输入信号频率。3有良好的窄带特性：锁相环路相当于一个高频窄带滤波器,他不但能够滤除噪声和干扰,而且能跟踪输入信号的载频变化,从受噪声污染的未调和已调的输入信号中提取纯净的载波。四、CD4046的工作原理CD4046为CMOS单片集成锁相环的电路。它部由线性压控振荡器VCO、相位比较器及其他辅助电路组成。可用于频率合成器、鉴

10、频器、FM或FSK调制与解调器、数据传输位同不会法语载波提取及电压频率变换等设备。一引脚功能1脚相位输出端,环路人锁时为高电平,环路失锁时为低电平。PD03-相位比较器2输出的相位差信号,也为上升沿控制逻辑。2脚相位比较器的输出端。PD01-相位比较器1输出的相位差信号,它采用异或门结构,即鉴相特性为PD01=PDI1+PDI2。3脚比较信号输入端。PDI2-两个相位比较器输入信号,通常PDI2为来自VCO的参考信号。4脚压控振荡器输出端。5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。INH-控制信号输入,若INT=L,允许VCO工作和源极跟随器输出；若INH=H,则相反,电路处于微功

11、耗状态。6、7脚外接振荡电容。C1-接于67端的电容,控制VCO的振荡频率。8、16脚电源的负端和正端。Vcc-正电源,通常选5V或10V、15V。9脚压控振荡器的控制端。在锁相环电路中,通常VCO1来自相位差低通滤波输出,以平均电压控制VCO的振荡频率。其输出直接或经分频作为参考信号加到相位比较器。10脚解调输出端,用于FM解调。SF0源极跟随器输出。11、12脚外接振荡电阻。R1、R2-外接电阻至地,分别控制VCO的最高和最低振荡频率13脚相位比较器的输出端。PD02-相位比较器2输出的三态相位差信号,它采用PDI1,PDI2上升沿控制逻辑。14脚信号输入端。PDI1输入允许将0.1V左右

12、的小信号或方波经部放大整形电路,送至相位比较器。15脚部独立的齐纳稳压管负极。其稳压值V=58V,若与TTL电路匹配时,可作辅助电源。二CD4046部电原理框图下图4.1是CD4046部电原理框图,主要由相位比较、压控振荡器VCO、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构,当两个输人端信号Ui、Uo的电平状态相异时即一个高电平,一个为低电平,输出端信号U为高电平；反之,Ui、Uo电平状态相同时即两个均为高,或均为低电平,U输出为低电平。当Ui、Uo的相位差在0-180围变化时,U的脉冲宽度m亦随之改变,即占空比亦在改变。从比较器的输入和输出信号的波形如图4.2所示可知,其

13、输出信号的频率等于输入信号频率的两倍,并且与两个输入信号之间的中心频率保持90相移。从图中还可知,fout不一定是对称波形。对相位比较器,它要求Ui、Uo的占空比均为50即方波,这样才能使锁定围为最大。相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高,允许输入非对称波形,它具有很宽的捕捉频率围,而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号相位脉冲两种输出,当达到锁定时,在相位比较器的两个输人信号之间保持0相移。 对相位比较器而言,当14脚的输入信号比3脚的比较信号频率低时,输出为逻辑0；反之则输出逻辑1。如果两信号的频率相同而相位不同,当输人信号的相

14、位滞后于比较信号时,相位比较器输出的为正脉冲,当相位超前时则输出为负脉冲。在这两种情况下,从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时,相位比较器的输出为高阻态,则1脚输出高电平。上述波形如图4.3所示。由此可见,从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。图4.1 CD4046部电原理框图图4.2 图4.3 CD4046工作原理如下：输入信号 Ui从14脚输入后,经放大器A1进行放大、整形后加到相位比较器、的输入端,图3开关K拨至2脚,则比较器将从3脚输入的

15、比较信号Uo与输入信号Ui作相位比较,从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚,调整VCO的振荡频率f2,使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器,继续与Ui进行相位比较,最后使得f2f1,两者的相位差为一定值,实现了相位锁定。若开关K拨至13脚,则相位比较器工作,过程与上述相同。 五、锁相调频、鉴频电路一锁相调频电路锁相调频电路能够得到中心频率稳定度很高的调频信号,其原理图如图5.1所示。实现锁相调频的条件是,调制信号的频谱要处于通滤波器通带之外,并且调制指数不能太大。这样,调制信

16、号不能通过低通滤波器,因而,在环路不能形成交流反馈,调制频率对环路无影响,锁相环路只对VCO平均中心频率不稳定所引起的分量处于低通滤波器通带之起作用,使中心频率锁定在晶振频率上。因此,输出调频波的中心频率稳定度很高,这样,锁相调频能克服直接调频中心频率稳定度不高的缺点,这种锁相环路叫载波跟踪型PLL。调制信号晶体振荡器鉴相器环路滤波器压控振荡器图5.1 锁相调频原理框架图在普通的直接调频电路中,振荡器的中心频率稳定度较差,而锁相调频电路能够得到中心频率稳定度很高的调频信号,实际应用电路如图5.2所示。图5.2 锁相调频电路晶振接至CC4046的14脚,调制信号从9脚加入,调频波中心频率锁定在晶

17、振频率上,在3与4脚的连接端得到调频信号输出。VCO的频率可用100K 多圈电位器调节。锁相鉴频电路调频波锁相解调电路可以与调频负反馈解调电路媲美。它的门限电平比普通鉴频器低,其电路组成如图5.3所示。当输入为调频波时,如果将环路滤波器的带宽设计得足够宽,能使鉴相器的输出电压顺利通过,则VCO就能跟踪输入调频波中反映调制规律变化的瞬时频率,即VCO的输出是一个具有相同调制规律的调频波,显然这时环路滤波器输出的控制电压就是所需的调频波解调电压,这种电路就是调制跟踪型锁相环。 输出解调信号压控振荡器环路滤波器鉴相器调频波输入图5.3 锁相鉴频原理框架图用锁相环路可以解决调频信号的解调,其典型应用电

18、路如图5.4所示。用锁相环进行已调频波解调是利用锁相环的跟踪特性。如果将环路的频率带设计得足够宽,则VCO的振荡频率跟随输入信号的频率变化。若VCO的电压-频率变换是线性的。则加到VCO的电压,即环路滤波器输出电压的变化规律必定与调制信号的变化规律相同,故从滤波器的输出端便可得到解调信号。图5.4锁相鉴频电路调频信号FM从相位比较器I输入4脚,锁相环入锁后,压控振荡器VCO的振荡频率将跟踪调频信号的频率变化而变化,经低通滤波器滤去载频信号后,从10脚输出解调信号。结束语通过这次的毕业设计,让我对锁相环路,调频鉴频有更深的了解。同时对CD4046这个器件有了更深,更全面的了解。知道CD4046的功能引脚和部原理。可能本次的设计或多或少分析得不够透彻,存在着漏洞。希望在未来的日子里可以进行更一步的完善。从这次设计得整个过程中,我学会了自己去分析一原理图的基本方法。在未来的工作中,这可能会起到很大的作用。我也很感有这样的一次机会。特别感红益老师的指导,以及在整个过程中,提供的帮助。我会在以后的日子里继续努力。参考文献【1】 邦媛：射频通信电路,科学。【2】 高吉祥：高频电子线路,电子工业。3 林春芳：高频电子技术,电子工业。4 申功迈,钮文良：高频电子线路,电子科技大学。5义芳,健华：高频电子线路,工业。6 段吉海,家宾：高频电子线路,大学。7射频讲义学校讲义。