微机原理及接口技术基于PROTEUS实现音乐播放器的设计.doc
《微机原理及接口技术基于PROTEUS实现音乐播放器的设计.doc》由会员分享,可在线阅读,更多相关《微机原理及接口技术基于PROTEUS实现音乐播放器的设计.doc(11页珍藏版)》请在课桌文档上搜索。
1、. . . . . .专业 . .微机原理与接口技术课程设计报告微机原理与接口技术课程设计报告目录目录一课程设计题目一课程设计题目 1 1二课程设计任务及要求二课程设计任务及要求 1 1三总体方案与设计说明三总体方案与设计说明 1 13.1 每个音符的对应频率 13.2 设计说明 1四硬件电路设计及描述四硬件电路设计及描述 1 14.1 芯片介绍 1五软件设计流程五软件设计流程模块流程图模块流程图及描述及描述 1 1六源程序代码六源程序代码要有注释要有注释1 1七课程设计体会七课程设计体会 1 1参考文献参考文献 1 1一课程设计题目一课程设计题目基于 PROTEUS 实现音乐播放器的设计二课
2、程设计任务及要求二课程设计任务及要求设计要求:1.实现播放音乐;2.实现多首音乐连续播放和选择播放;3.要求通过 PROTUES 完成此项功能,并完成 PCB 电路图。三总体方案与设计说明三总体方案与设计说明3.13.1 每个音符的对应频率每个音符的对应频率表 1 每个音符的对应频率音符频率半周期/us音符频率半周期/us/HZ/HZ低1DO2621908#4FA#7400676#1DO#2771805中5SO784 0638低 2RE2941700#5SO#8310602#2RE#3111608中6LA8800568低 3M3301516#6LA#9320536低 4FA3491433中 7
3、SI9880506#4FA#3701350高1DO10460478低 5SO3921276#DO#11090451#5SO#4151205高2RE11750426低 6LA4401136#2RE#12450402#6LA#4661072高 3M13180372低 7SI4941012高139703584FA中 1DO5230956#4FA#14800338#1DO#5540903高5SO15680319中 2RE5780842#5S0#16610292#2RE#6220804高6LA17600284中 3M6590759#6LA#18650268中 4FA6980716高 7SI1976025
4、33.23.2 设计说明设计说明该音乐播放器通过用 8086 中央处理器、74LS373 地址锁存电路、74LS138 译码电路、定时/计数器 8253A 来实现功能。8086 中央处理器输出地址码 A16-A19 和数据 AD0-AD15,将 AD0-AD7 输入地址锁存器输出 A0-A7,再将 A0-A7 通过译码器进展译码输出作为 8253 的片选信号,8253 产生不同频率的脉冲来模拟音符,通过时间的长短来模拟音长,从而设计出一个功能完整的音乐播放器。四硬件电路设计及描述四硬件电路设计及描述4.14.1 芯片介绍芯片介绍(1)8086 中央处理器8086 中央处理器是 Intel 系列
5、的 16 位微处理器,有 16 根数据线和 20 跟地址线。它主要由执行部件 EUExecution Unit和总线接口部件 BIUBus interface Unit两局部组成。8086 拥有四个 16 位的通用存放器,也能够当作八个 8 位存放器来存取,以及四个 16 位索引存放器(包含了堆栈指标)。资料存放器通常由指令隐含地使用,针对暂存值需要复杂的存放器配置。它提供 64K 8 位元的输出输入(或 32K 16 位元),以及固定的向量中断。大局部的指令只能够存取一个存位址,所以其中一个操作数必须是一个存放器。运算结果会储存在操作数中的一个。为了能够简单有效地进展对 8086 操作,故采
6、用最小模式进展工作。要使8086 处于最小模式,首先要将 MN/MX 端置为高电平。(2)74LS373 地址锁存电路 74LS373 为 D 锁存器,AD0-AD7 为输入数据,输出 Ao0-Ao7。74LS373 的输出端 O0O7 可直接与总线相连。当三态允许控制端 OE 为低电平时,O0-O7 为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,O0-O7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器部的逻辑操作不受影响。当锁存允许端 LE 为高电平时,O 随数据 D 而变。当 LE 为低电平时,O 被锁存在已建立的数据电平。引出端符号:D0D7 数据输入端OE 三态允许
7、控制端低电平有效LE 锁存允许端O0-O7 输出端表 2 74LS373 真值表DnLEOEOnHHLHLHLLXLLQ0XXH高阻态(3) 74LS138 译码电路A0-A7 通过译码电路输出作为 8253 的片选信号。其工作原理如下:a.当一个选通端 E1 为高电平,另两个选通端 E2 和 E3 为低电平时,可将地址端A0、A1、A2的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出。比方:A0A1A2=110 时,那么 Y6 输出端输出低电平信号。b.可用在 8086 的译码电路中,扩展存。在该电路中,除了 A2A1 其他几位是 11110*0 的时候才能给 CS 送一个有效电平,
8、而当 A1A2=00,01,10,11 之时即为 F0H,F2H,F4H,F6H 分别对应的是通道0,1,2,3 的运行。(4) 定时/计数器 8253A主要功能:a.每片上有 3 个独立的 16 位的减计数器通道。b.对于每个计数器,都可以单独作为定时器或计数器使用,并且都可以按照二进制或十进制来计数。c.每个通道都有 6 种工作方式,都可以通过程序设置或改变。8253 的部构造如下图,它主要包括以下几个主要局部:图 3.2.5 8253 的部构造a.数据总线缓冲器实现 8253 与 CPU 数据总线连接的 8 位双向三态缓冲器,用以传送 CPU 向 8253的控制信息、数据信息以及 CPU
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 接口 技术 基于 PROTEUS 实现 音乐 播放 设计
链接地址:https://www.desk33.com/p-23564.html