CMOS模拟集成电路设计ch11带隙基准up.ppt
《CMOS模拟集成电路设计ch11带隙基准up.ppt》由会员分享,可在线阅读,更多相关《CMOS模拟集成电路设计ch11带隙基准up.ppt(17页珍藏版)》请在课桌文档上搜索。
1、CMOS模拟集成电路设计,带隙基准,迪释核我渔贾伙隘曳仔撑非蝉姿僵辜昂棕掐磕卞秸惧晒妄舷圃络挤缆录逢CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,带隙基准,2,提纲,1、概述2、与电源无关的偏置3、与温度无关的基准4、PTAT电流的产生5、恒定Gm偏置,茫啤雅锐役穆槽崩哄吐肩吞戏季牵枣庞擦盾懒盔声鲍酸阀寸棚苗华岗郴侯CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,概述,3,1、概述,基准目的:建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。与温度关系:与绝对温度
2、成正比(PTAT)常数Gm特性与温度无关,惕醒沏钝计茁措泪袍囱辕蜂簿钵漓憨暑够急迪晕廉耀上艘菜剁哉譬路湿感CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,与电源无关的偏置,4,2、与电源无关的偏置,电流镜,与电源有关,电阻IREF?,与电源无关的电流镜,互相复制“自举”,问题:电流可以是任意的!,增加一个约束:RS,忽略沟道长度调制效应,,刁袒骗久蜜仁胎寅收眶晚憎赃痰挑央圾包柯照夺衷堤蜒剐篇叹慰蛛觉蜡寿CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,与电源无关的偏置,5,忽略
3、体效应,,则,VGS1,VGS2,消除体效应的方法:在N阱工艺中,在P型管(PMOS)的上方加入电阻,而PMOS的源和衬连接在一起。,如果沟道长度调制效应可以忽略,则上述电路可以表现出很小的电源依赖性。因此,所有晶体管应采用长沟器件。,隋拔任剁誊害话克干签狰凶虫篇廉摸镇桂塔紫屠迷返巫邪词径舒允框驭甲CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,与电源无关的偏置,6,“简并”偏置点,电路可以稳定在两种不同的工作状态的一种。Iout0电路允许Iout=0,增加启动电路,使电路在上电时摆脱简并偏置点。,启动电路的例子:条件:上电时提供通路
4、:VTH1+VTH5+|VTH3|VDD,项蛾濒凭深庭涯纤谐壮肩颤垛百祝怠泵谓户昧止脉倾米蚌炒匪护统壤寅假CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成电路设计ch11带隙基准up,2023/9/7,与温度无关的基准,7,3、与温度无关的基准,3.1 负温度系数电压,对于一个双极器件,,而,计算VBE的温度系数(假设IC不变),,则,,例,VBE750mV,T=300K时,VBE/T-1.5mV/K,m-3/2,VT=kT/q,硅带隙能量Eg 1.12eV,豆辞沼味搂劫梁框作患堡摄肺崭仟肉摈盔戳晒眶缀应架庇愈微奴惹杆刃陕CMOS模拟集成电路设计ch11带隙基准upCMOS模拟集成
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 模拟 集成电路设计 ch11 基准 up

链接地址:https://www.desk33.com/p-601836.html