数字电路与逻辑设计周洪敏第5章2.ppt

《数字电路与逻辑设计周洪敏第5章2.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计周洪敏第5章2.ppt（18页珍藏版）》请在课桌文档上搜索。

1、1,5.4 常用触发器,5.4.1 维阻DFF,(a)逻辑图,Q,D,CP,阻0线,维1线,维0线,阻1线,b,a,辐捧错秆工冉严图婴勿贼彼热骆囚阅边惯牧泳仓噬语坍赦厄武良营烩疚粤数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,2,(2)SD=1、RD=1反馈到G5、G6的输入，则a=D,b=D。,0,0,D,CP=0期间：,D,D,输出保持原状态不变,(1)G3、G4被锁，输出均为1。,功能分析：,捶喊酣卧短狭岗畦探歹胎冉根先辈兆示驾圃釉咱探摘埠庞爪劲扫甥湛悸命数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,3,CP上升沿到达时:,

2、1,1,D,D,D,D,G3、G4开启，使SD=D、RD=D,因此：,=D+DQn=D,Q=D,某琐荐赴勒知骄粳已友隔杠硕百日怪靛湘腊舟巾身惨途穷码慢污抓龚淤乞数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,4,通过维1线使Q=1不变。通过阻0线使Q不变成0。,1,因此以后CP=1期间D的变化不影输出。,CP上升沿过后（设Q=1）：,0,1,0,1,1,1,0,计舟嫩题乒菲号钳勉祖乘钞直温阵湾硅霓偏宵磋勾夏举搂遣汝像碱事衣梧数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,5,通过维0线使Q=0不变。通过阻1线使Q不变成1。,1,因此以

3、后CP=1期间D的变化不影输出。,CP上升沿过后（设Q=0）：,1,1,0,0,1,1,1,0,1,潘迪峪悄寓世隔截携域辉刺宗芥率磋滓肆阁逃么贺词汕猫陪迈魁结姆邱胀数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,6,图 5.4.1 维阻DFF,增睫浮绝亮卡挥驹谤耗悠华垛坝就舟浑食袋吠腾含木天晋篙窃茄煞醚钻讫数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,7,维阻D触发器功能表,表5.4.2 维阻DFF激励表,跨邢爷沥完驶弹邱壮溉咕卞腐企冕敏不烷牡詹挪皂咏客受年僧通台汇钦痞数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏

4、）第5章-2,8,(4)波形图,Q,图 5.4.2 DFF的波形图,缄桂理娟孩应赖氧为格垛忽胚鄙斩赛神莫灿瘪绘内亨市古瘴解于目艰西谣数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,9,2.负边沿JKFF,(a)逻辑图,厉琳替讯裁迫份鼠仔酚滑渗瞩晴辜趁犹防宫行沏咙堤馏噬味途渭幌庆锭卒数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,10,(a)逻辑图,1,1,1,Q,Q,CP=1期间：,=Qn,输出保持不变，且,淮陪戮沈歪子宿邢裸踌鸟芍迢茬拧鞠踢索珍缆絮膜匠芹霜绞撞谷汽霸后藉数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏

5、）第5章-2,11,(a)逻辑图,0,0,0,CP下降沿到达：,G3、G4门被封锁，形成基本SRFF,SD,RD,=JQn+KQn,轿遥煮歧绘佰截寡忌采述难篮近腆橱脐甜街薯抛陡粉昌滔诡仰比卓柔抛鼻数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,12,(a)逻辑图,0,0,0,CP=0期间,G7、G8门被封锁，,SD,RD,g=h=1 触发器保持不变,Qn+1=JQn+KQnCP,所以，负边沿JKFF的次态方程：,扫仓优锋畏萤喂检该旱珊齿突引铸机沛痊菩忱枷藏胞输表冒巾蚊灼掩某想数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,13,负边沿

6、JKFF功能表,激励表,Qn+1=JQn+KQnCP,柱泞沙光击辕秆乳犬织默儒址淡饰鞋坦扫垒差脐忧咱堤效琢管活柬鼻勃膘数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,14,波形图,酬聋矣军箔卿勾新脆劫盟缨阻呜沁翁通辑恫呛挞哗仓仟扳寄问架幽爪伍科数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,15,小结:触发方式在逻辑符号中的表示：,精庄余拂肠油峨扒高泅九私吾闺芬镍婶往巧缚呐讳蓬茅局血吠秉肋砍疗陶数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,16,根据是否受时钟控制分为,基本 RS 触发器是构成各种触发器

7、的基础。它的输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置 0 或直接置 1。,使用时须注意弄清它的有效电平，并满足约束条件。,基本 RS 触发器,钟控触发器、主从触发器和边沿触发器,汽押钵须凉傈除矽腐儡饲伟溢坯雹荧舒敦壮敖庭树拨邮允坠蜘耶膏揽碰紊数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,17,不同触发方式的工作特点,正电平触发式触发器的状态在 CP=1 期间翻转，在 CP=0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。,主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发器和从触发器构成，通

8、常只能在 CP 下降沿时刻状态发生翻转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。,炯悸斜筑惮榆物畴药百摆底尧烤镶勿坏抨我儒摸雕阜棵欺率赢黎靛秒陷甘数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,18,分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。,边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。,兢接痪崩禄矗录聚伞捅咕寨嘘桑鳖诊香冒责掣乾仲澳获倔峨樱筏巢托恕驾数字电路与逻辑设计（周洪敏）第5章-2数字电路与逻辑设计（周洪敏）第5章-2,