EDA课程设计-正弦信号发生器地设计.doc
《EDA课程设计-正弦信号发生器地设计.doc》由会员分享,可在线阅读,更多相关《EDA课程设计-正弦信号发生器地设计.doc(13页珍藏版)》请在课桌文档上搜索。
1、 EDA技术设计报告设计题目正弦信号发生器的设计院 系:专 业:学 号:姓 名: 一设计任务与要求1.设计任务:利用实验箱上的D/A转换器和示波器设计正弦波发生器,可以在示波器上观察到正弦波2.设计要求:1用VHDL编写正弦波扫描驱动电路2设计可以产生正弦波信号的电路3连接实验箱上的D/A转换器和示波器,观察正弦波波形二设计方案1设计能存储数据的ROM模块,将正弦波的正弦信号数据存储在在ROM中,通过地址发生器读取,将正弦波信号输入八位D/A转化器,在示波器上观察波形2用VHDL编写正弦波信号数据,将正弦波信号输入八位D/A转化器,在示波器上观察波形并转串输出7根地址线8位ROM计数器RSTC
2、LKTLV5620D/A转换三设计框图图 1 设计框图信号发生器主要由以下几个局部构成:计数器用于对数据进展采样,ROM用于存储待采样的波形幅度数值,TLV5620用于将采集的到正弦波数字量变为模拟量,最后通过示波器进展测量获得的波形。其中,ROM设置为7根地址线,8个数据位,8位并行输出。TLV5260为串行输入的D/A转换芯片,因此要把ROM中并行输出的数据进展并转串。四实现步骤1.定制ROMROM的数据位选择为8位,数据数选择128个。利用megawizardplug-inmanager定制正弦信号数据ROM宏功能块,并将上面的波形数据加载于此ROM中。如图3所示。图2 ROM存储的数据
3、图3调入ROM初始化数据文件并选择在系统读写功能顶层设计主要是通过编写VHDL语言或设计原理图用于产生计数信号和调用room存储的数据并输出。在此步骤里要建立EDA工程文件,工程文件结构如图4所示,SIN_T中的VHDL代码如下:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SIN_GNT ISPORT ( RST, CLK, EN : IN STD_LOGIC;ADDR : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);DOUT : OUT STD_LOGIC
4、_VECTOR(7 DOWNTO 0) );END SIN_GNT;ARCHITECTURE BEHAVIOR OF SIN_GNT ISPONENT ROM ISPORT ( address : IN STD_LOGIC_VECTOR(6 DOWNTO 0);inclock : IN STD_LOGIC;q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END PONENT;SIGNAL Q : STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINU : ROM PORT MAP ( address = Q,inclock = CLK,q = DO
5、UT);PROCESS(CLK, RST, EN)BEGINIF RST = 0 THENQ = 0000000;ELSIF CLKEVENT AND CLK = 1 THENIF EN = 1 THENQ = Q + 1;END IF;END IF;END PROCESS;ADDR = Q;END BEHAVIOR;工程文件的建立步骤简述如下:1、新建一个文件夹。利用资源管理器,新建一个文件夹,如:E: SIN_GNT 。注意,文件夹名不能用中文。 2、输入源程序。打开QuartusII,选择菜单“File“New,在New窗中的“Device Design Files中选择编译文件的语言类
6、型,这里选“VHDL Files。然后在VHDL文本编译窗中键入如图4所示的VHDL程序。图4 Quartusii 编辑代码窗口3、文件存盘。选择“File“SaveAs,找到已设立的文件夹e:SIN_GNT,存盘文件名应该与实体名一致,即singt.vhd。当出现问句“Doyouwanttocreate时,假如选“否,可按以下的方法进入创建工程流程;假如选“是,如此直接进入创建工程流程,创建工程流程如下:3.1、建立新工程管理窗。选择菜单“File“New Preject Wizard,即弹出工程设置对话框。点击此框最上一栏右侧的按钮“,找到文件夹E: SIN_GNT ,选中已存盘的文件si
7、ngt.vhd一般应该设定顶层设计文件为工程,再点击“打开,即出现如图5所示设置情况。其中第一行表示工程所在的工作库文件夹;第二行表示此项工程的工程名,此工程名可以取任何其它的名,通常直接用顶层文件的实体名作为工程名,第三行是顶层文件的实体名。 3.2、将设计文件参加工程中。然后点击下方的“Next 按钮,在弹出的对话框中点击“File栏的按钮,将此工程相关的所有VHDL文件参加进此工程(如果有的话),即得到如图6所示的情况。工程的文件参加的方法有两种:第1种是点击右边的“Add All按钮,将设定的工程目录中的所有VHD文件参加到工程文件栏中;第2种方法是点击“按钮,从工程目录中选出相关的V
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 课程设计 正弦 信号发生器 设计
链接地址:https://www.desk33.com/p-6377.html