第3章存储器技术.ppt

《第3章存储器技术.ppt》由会员分享，可在线阅读，更多相关《第3章存储器技术.ppt（112页珍藏版）》请在课桌文档上搜索。

1、本章教学重点和难点：存储器的分类方法、存储器系统的层次结构。存储器读写、RAM和ROM的基本结构、存储器寻址方及存储器与微处理器的连接技术。存储器管理、闪速存储器、高速缓冲存储器等新型存储器技术。硬盘、光盘及其驱动器等外存。,第3章 存储器技术,3.1 存储器概述,微机系统必须配备一定容量的存储器，存储器主要用于存放微机系统工作时所必需的程序和数据。内存：主要用于暂存当前正在（将要）执行的程序,由半导体存储器材料构成，能够通过总线与CPU直接访问。外存：只存放相对来说不经常使用的数据和程序，外存中的数据须先调入内存，才与CPU直接交换数据。,外存和内存的比较：1）CPU直接在内存中存取处理的程

2、序和数据。2）外存中的信息须批量调入内存后,方可被CPU调用。3）内存容量小、存取速度快、易失性4）外存容量大、存取速度慢、非易失性,1.按存储器与CPU的位置关系分为：（1）外存：常用的硬盘、U盘、光盘、磁带等设备以及它们的驱动器一般称为外存储器，也称外部设备。（2）内存：用于暂存当前正在（将要）执行的程序。也称为主存，一般插在主板上，CPU能够通过总线直接访问，存取速度快但容量较小。,512MB，2GB。容量由CPU的AB限制,80GB、160GB,（3）Cache，用来存放当前最可能频繁使用的程序和数据，在信息交换的过程中起缓冲作用，容量小于内存。,外存,内存,2.按存储器在计算机中的存

3、取方式分类：（1）随机存取存储器RAM（Random Access Memory）可随机地从任意位置进行信息的存取，所用的存取时间都相同，与存储单元的地址无关，如半导体、磁芯随机存储器。,从给出命令时磁鼓所在的单元开始,（2）顺序存取存储器SAM（Sequential Access Memory）只能以某种预先确定的顺序来读写存储单元，存取时间与存储单元的物理位置有关。如，磁带存储器。,（3）半顺序存取存储器（磁盘存储器）。,3.按存储介质方式分类：（1）半导体存储器：,内存,（2）磁存储器：（3）光存储器：,1按存取信息的功能分为：RAM：主要构成内存，RAM又可分为SRAM和DRAM。RO

4、M：主要用于存放BIOS程序。,2按材料和制造工艺分为：双极型：存取速度最快，和CPU的工作速度基本相匹配。但功耗大，容量小，价格高。MOS型：存取速度较慢，功耗小、容量大、价格低。,在非磁性金属或塑料的表面涂一层磁性材料，如磁盘、磁带、磁卡。,用激光技术控制访问的存储器，利用光学原理来读写信息的，如CD-ROM、可读写的光盘等。,3.1.2 存储器的主要性能指标,1.存储容量 通常用该内存储器所能寻址的单元个数及每个单元能够存取的二进制数的位数来表示，即：存储容量=基本单元个数位数（b）=MN=1K8位 内存最大容量：由AB决定。内存的实际容量：小于最大容量,0000到FFFF的单元个数为6

5、4KB,8bit,物理存储器,存储器地址空间,AB,DB,2.速度 存取时间TA：内存储器从接收到存储单元的地址开始，到它存入和取出数据为止所需的时间。通常指存取时间的上限值（最大值），称为最大存取时间。存取周期TAC：两次存储器访问所需的最小时间间隔。,3.功耗，半导体存储器的功耗指“维持功耗”和“操作功耗”。,4.可靠性，对电磁场及温度变换的抗干扰能力，一般用平均无故障时间MTBF（Main Time Between Failures）表示，MTBF越长，可靠性越高。,5.性/价比,待机功耗工作功耗,3.1.3 存储系统的多层次结构 在计算机系统中常采用三级结构来构成存储系统，由高速缓冲存

6、储器Cache，主存和辅存组成，如图。,以Cache-主存和主存-辅存的两级层次结构。,3.2 读写存储器半导体存储器按存取信息的功能分为：RAM：存储的信息可根据需要随时读/写，关机后信息丢失，主要用于存放各种输入/出数据、中间运算结果及正在运行程序的数据，可与外存交换信息。RAM按采用器件可分为：双极型和MOS型。按存储原理分为：SRAM和DRAM,内存一般指RAM,ROM：存储的信息只能读出不能修改或写入新的信息，关机后信息不丢失，主要用于存放BIOS程序。ROM按信息的设置方式可分为：掩模式ROM、PROM、EPROM、EEPROM和Flash Memory。,3.2.1 SRAM:S

7、tatic RAM 1.基本存储电路 芯片中一个基本存储电路能存储1位二进制数，基本存储电路一般由R-S 触发器构成，其两个稳态分别表示存储内容为“0”或为“1”。,存储1个字节需要8个基本存储电路,1.静态读写存储器SRAM的基本存储电路由6个MOS管组成的双稳态触发器电路，如图。,写1时，I/O为1，即A=1，B=0，T1截止,T2导通,读出时，选择线/行选中为高，A、B点的原来值被分别送到I/O和I/O*。,A=1，T1截止,B=0，T2导通,写0时，I/O为0，即A=0，B=1，T1导通,T2截止,2.SRAM的结构 利用基本存储电路排成阵列，再加上地址译码电路和读/写控制电路就可以构

8、成随机存取存储器。,一个容量为MN的存储器则包含MN个基本存储电路。如，存储器容量为1KB=1024B=1K8位=32行32列。,AB的n次幂,I/O位数,2的10次幂,B,5+5 2的5次幂,行译码,列译码,00011011,00 01 10 11,0000,典型芯片Intel6116容量：2K8位。SRAM，速度快，集成度低，功耗大，成本高，适用于小容量存储，如Cache。DRAM，速度慢，集成度高，功耗小，成本低，如内存条。,AB：010,I/O：07,总结：存储器 1 存储器与CPU的位置关系将存储器分为：2 存储器在计算机中的存取方式分类：3 存储器按存储介质方式分类：4 半导体存储

9、器按存取信息的功能分为：RAM（SRAM和DRAM）、ROM（PROM、EPROM、EEPROM和FlashM）。5 半导体存储器按材料分为：双极型、MOS型（ROM、DRAM及SRAM）。6 存储器按照和CPU的位置关系分为三级：7 内存储器的性能指标：8 SRAM：MN，存储1位的基本存储电路由双稳态触发器。DRAM：基本存储电路用MOS管栅和源极之间的电容C来存,慢/容量大/功耗小，集成度高，价格低，如内存,快/容量小/功耗大，成本高，适用于小容量存储，如Cache。,RAM，SAM和半顺序,外存，内存和Cache,半导体，磁性和光存储器,3.2.2 动态读写存储器DRAM(Dynami

10、c RAM),1.基本存储电路DRAM存储信息的基本电路采用单管电路、三管电路和四管电路。,图3-5 单管动态基本存储电路,读时：某行线为1，T导通，C上的值通过列线的刷新放大器转换为0或1重写到C上，列线选中某列读取信息。,写时：行线为1，T导通，C上的值送到刷新放大器上后又对C进行写，刷新时，列选择信号总为0。,不读/写时：行选择信号线为0，T截止，C与外电路断开，不充放电，故保持原状态。,2.DRAM的刷新 DRAM的基本存储电路原理是利用MOS管栅极和源极之间的电容C来存储存储电荷信息。电容的有、无表示存储的0或1。由于任何电容都存在漏电现象，故每次数据读出后，要重新恢复C上的电荷量。

11、即使无读操作，电荷泄漏也会造成信息丢失。为了保持DRAM电容C中信息(电荷)，需周期性地（一般每隔2ms）就必须对动态RAM进行读出和再写入操作，使原来处于逻辑电平“1”的电容上所释放的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”，这个过程叫DRAM的刷新。刷新周期通常为2ms8ms。,CCD刷新,存储器专门的刷新电路操作，主要有：（1）刷新地址通常由刷新地址计数器产生，而不是由地址总线提供。（2）由于DRAM的基本存储电路可按行同时刷新，所以刷新只需要行地址，不需要列地址。（3）刷新操作时，数据线是呈高阻状态，片内数据线与外部数据线完全隔离。,3 典型DMAR芯片Intel 216

12、4A,内部结构：容量是64K1位行、列地址分时送入。利用内部多路开关，行地址选通信号RAS/；列地址选通信号CAS/,AB：015I/O：1,(2)读/写控制当WE/低电平有效时写入被选中单元；当WE/高电平无效时表示读。,64KB需8片,8+8,先行后列,64KB*1=4个128*128,128行选1行,16位AB,1位DB,图3-6 Intel 2164A 64K*1位的内部结构示意图,8+8,先行后列,4选1的I/O,4个128的读出放大器,SRAM：MN，存储1位的基本存储电路由双稳态触发器。快/容量小/功耗大，成本高，适用于小容量存储，如Cache。DRAM：基本存储电路用MOS管栅

13、和源极之间的电容C来存。需要刷新电路，慢/容量大/功耗小，集成度高，价格低，如内存。,3.2.3 ROM 根据制造工艺可分为掩膜式ROM、PROM、EPROM以及EEPROM等。,1)掩膜编程的ROM(Mask Programmed ROM)简称ROM 用最后一道掩模工艺来控制某特定基本存储电路的晶体管能否工作，以达到预先写入信息的目的，制造完成后用户不能更改所存信息。由于只有读出所需的电路，所以结构简单、集成度高、容易接口，大批量生产时也很便宜。,掩膜ROM主要用做微型机的标准程序存储器，如BASIC语言的解释程序、汇编语言的汇编程序、FORTRAN语言的编译程序等。也可用来存储数学用表、代

14、码转换表、逻辑函数表、固定常数以及阴极射线管或打印机用的由字符产生图形的数据等。,可存放BIOS，系统自检、初始化等程序。,2)现场编程ROM（可编程），简称PROM。出厂时并未存储任何信息。使用时，用户可根据需要自行写入信息。但信息一旦写入便成为永久性的，不可更改。PROM是一次性编程ROM，程序一旦写入便不能被擦去和改写。,可改写的PROM也称反复编程ROM，简称EPROM（Erasable PROM），信息的存储是通过电荷分布来决定的,是指用户既可以采取某种方法自行写入信息，也可以采取某种方法将信息全部擦去，而且擦去后还可以重写。,根据擦去信息的方法不同EPROM又可分为两种：（1）紫外

15、线擦除的EPROM(Ultraviolet EPROM)，简称UVEPROM；（2）电擦除的EPROM(Electrically EPROM)，简称 EEPROM或称电改写的ROM(Electrically Alterable ROM，简称EAROM)，也称E2PROM。,3.2.4 EPROM,用紫外线擦去，擦写时从系统中取出来，重写速度慢，,3.2.5 EEPROM（E2PROM）电擦除可编程只读存储器EEPROM（E2PROM），采用电（20V的高压）擦除技术，允许在线编程写入和擦除，而不必像EPROM芯片那样需要从系统中取下来，再用专门的编程写入器和专门的擦除器编程和擦除。,3.2.6

16、 闪速EEPROM（FLASH），又称块擦写可编程ROM。FLASH高速耐用的非易失性半导体存储器，不用电池供电的，能在线擦除和重写，掉电后信息可保持十年。FLASH具有EEPROM的特点，又可在计算机内进行擦除和编程。读取时间与DRAM相似，而写时间与磁盘驱动器相当。广泛应用于主板的ROM BIOS、激光打印机、条码阅读器、U盘等设备中。,3.3 存储器的连接,3.3.1 存储器的扩展1.位扩展，2.字扩展，3.字、位扩展 1.位扩展，指增加存储的字长。存储芯片可以是1位，4位或8位的，如DRAM芯片Intel 2164为64Kl位，SRAM芯片Intel 2114为1K4位，,总存储单元个

17、数不变,只增加每个单元中的位数,增加片数，每个单元中的位数为8位,12位,高低8位,AB,CB全并联，DB分别对应连接。,12位AB,4位DB,例，若单片容量为4K4位，连接为4K8位需要几片：,两片,2.字扩展 字扩展是对存储器容量或存储空间的扩展。存储芯片上每个存储单元的字长己为8位），只是存储单元的个数不够，需要增加的是存储单元的数量，就需要进行字扩展。即用多片字长为8位的存储芯片构成所需要的存储空间。,增加片数，每个单元中的位数是8位,11位AB,8位DB,AB,DB和CB全并联，CS/分别连接译码器。,例如，用2K8位的存储器芯片组成4K8位的存储器。,两片,3.字、位扩展 在构成一

18、个实际的存储器时，需要同时进行位扩展和字扩展才能满足存储容量的需求。例，若使用LK位的芯片（LM，KN），则构成MN位的存储器需要这样的存储器芯片？个。例如，若系统要构成4KB的存储器，用2114芯片1K4位，则需片？,（4K8）/（1K4）=8,（MN）/（LK）,综上所述，存储器容量的扩展可以分为以下三步：1）选择合适的芯片；2）根据要求将芯片“多片并联”进行位扩展，设计出满足字长要求的“存储模块”；3）对“存储模块”进行字扩展，构成符合要求的存储器。,【例3-1】用1K4位的2114芯片组成2K8位的存储器系统。分析：芯片为1K4位，组成1K8位的，因此首先位扩展，用两片为一组组成lK8

19、位的存储模块，再字扩展用两组lK8位的扩充为2K8位的存储器系统。,图3-10 用2114芯片1K4位组成2K8位的存储器连线,10位AB,4位DB,两组，一组两片,高低8位,10位,3.3.2 存储器寻址 CPU通过地址译码实现对存储器芯片的片选，3种方法：1.线选法 在简单的微机系统中，每个存储芯片或I/O端口只用一根地址线作片选信号。2.全译码片选法 将低位地址总线直接连到各芯片的地址线上，剩余的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。3.局部译码片选法 又称混合译码法，可简化地址译码逻辑电路，适用线选法地址线又不够，又不要求提供CPU可直接寻址的全部存储单元，也可用全译

20、码法。,CPU访问存储单元,片间寻址，片内寻址,全部总线实现全部存储单元寻址,例，某存储体只需l6KB存储容量。若采用2KB存储芯片构成，则共需要？片。分析：A10A0作为存储芯片的片内地址线。可采用局部译码法，即用A15A13作译码，通过3-8译码器译码输出作为8个存储芯片的片选信号，A11A12置空。,8,AB:010,AB:013,3.3.3 存储器芯片的选配 主存储器包括RAM和ROM，设计时首先根据需要、用途和性价比选用合适的存储器芯片类型和容量。然后还应根据CPU读写周期对速度的要求确定所选存储器芯片类型是否满足速度要求。,1.存储器芯片类型的选择 存储器容量较小的专用设备中，应选

21、用SRAM芯片；存储器容量较大的系统中，应选用集成度较高的DRAM。2.存储器芯片容量的选择 原则是应用较少数量的芯片构成存储器系统，并考虑总成本和硬件设计的简单性。3.存储器芯片速度的选择 根据CPU读写速度选择合理的存储芯片的存取速度。4.存储器芯片功耗的选择 根据计算机系统的应用条件、设备的散热环境等困素来决定。,3.3.4 存储器与CPU的连接 连接应注意：1.地址线AB、数据线DB、控制线CB的连接2.总线的负载能力3.存储器芯片与CPU的速度匹配4.存储器的地址分配和片选控制。,【例3-2】一个存储器系统包括2KB RAM和8KB ROM。分别用1K4位的2114芯片和2K8位的2

22、716芯片组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。完成硬件连线及相应的地址分配表。分析：1、2KB RAM需1K4位的2114芯片：8KB ROM需2K8位的2716芯片：,一组两片共两组,AB:010DB:07,AB:09DB:03,4个,AB:012DB:07,AB:010DB:07,分析：2、ROM的地址从1000H开始，8KB ROM需2K8位的2716芯片：,AB:010:0111 1111 1111B=07FFH(2716-1),0001 0000 0000 0000B=1000H,0001 0000 0000 0000B=1000H+0000 011

23、1 1111 1111B=07FFH(2716-1)17FFH 1800H+0000 0111 1111 1111B=07FFH(2716-2)1FFFH 2000H+0000 0111 1111 1111B=07FFH(2716-3)27FFH 2800H+0000 0111 1111 1111B=07FFH(2716-4)2FFFH,RAM的地址从3000H开始。2KB RAM需1K4位的2114芯片：,AB:010:0011 1111 1111B=03FFH(2114),0011 0000 0000 0000B=3000H,0011 0000 0000 0000B=3000H+0000

24、0011 1111 1111B=03FFH(2114-1)33FFH 3400H+0000 0011 1111 1111B=03FFH 37FFH 3800H+0000 0011 1111 1111B=03FFH(2114-2)3BFFH,总结：1 SRAM：MN，存储1位的基本存储电路由R-S触发器。DRAM：基本存储电路用MOS管栅和源极间的电容C。2 DRAM为什么要进行刷新？DRAM的刷新过程？3 ROM可分为掩膜式ROM、PROM、EPROM以及EEPROM等。4 存储器的三种扩展：5 CPU访问存储器芯片的通过地址译码方法：6 存储器芯片考虑：类型、容量、速度、功耗选择。7 存储器

25、与CPU的连接注意：AB、DB、CB的连接，总线的负载，速度匹配，存储器的地址分配和片选控制。,位扩展：增加每个单元的位数；字扩展：增加片数；字、位扩展：（MN）/（LK）,线选法全译码片选法局部译码片选法,为保持电容C中电荷，需周期性地充电，须对DRAM进行读出和再写入操作，使原来处于1的电容上所释放的电荷又得到补充，而原来处于0的电容仍保持0。,3.4 存储器管理,3.4.1 IBM PC/XT中的存储空间分配 首先，选择计算机系统的主存储器容量和RAM、ROM芯片数。其次，为各个存储器芯片分配存储地址空间。使用不同CPU的计算机系统对RAM、ROM的存储地址空间的分配有不同的要求。使用8

26、088CPU的PC/XT微机的存储器地址分配如图3-14所示。,1KB:00000H003FFH存放中断服务子程序,用户程序使用地址,复位地址：FFFF0H,3.4.2 扩展存储器及其管理 1)8086的工作模式属于实模式。2)80286的两种工作模式:实模式和保护模式。3)80386的三种工作模式:实模式、保护模式和虚拟8086模式。虚拟8086模式是在保护模式下仿真8086的工作模式。,1MB,16MB,4GB,虚拟存储器地址:在外存-内存-CACHE的基础上，通过存储器管理部件MMU，进行虚拟地址和实际地址自动变换而实现的，编址空间大。段界限的最大值为4GB,地址变换采用CACHE和转换

27、后备缓冲器，加速了地址变换，80386/486的虚拟存储空间通过段页映像最大可到64TB。,分段分页管理,3.5 内部存储器技术发展,3.5.1 多模块交叉存储器 设计思想：物理上将主存分成多个模块。每个模块都包括一个存储体、地址缓冲寄存器和数据缓冲寄存器等，CPU就能同时访问各个存储模块，任何时候都允许对多个模块并行地进行读/写操作。将主存地址空间划分为多个同样大小多模块地址分空间。采用交叉编址的方案，即利用主存地址的低K位来选择模块（可确定2K个模块），高M位用来指定模块中的存储单元。,若某微机系统中有内部L1Cache，又有外部L2Cache，CPU将首先访问内部高速缓存，若未命中，再访

28、问外部高速缓存，只有当又未命中，才访问内存。采用两级高速缓存时，高速缓存未命中率非常低。可将小块的程序段副本预先送入高速缓存中，供CPU快速调用和执行。,90%-98%,3.5.2 高速缓冲存储器（Cache）Cache：解决CPU和主存之间的速度匹配问题。1.Cache的工作原理，基于程序访问的局部性原理。,Cache的存取速度至少是内存的几倍，存储容量不能太大，也不能太小。若Cache的容量过大：则一方面使从内存调入缓存的信息量过大，调入时间长，影响CPU的工作效率；另一方面又使硬件电路复杂，成本增加。若Cache的容量太小：则CPU从高速缓存中取得所需信息的几率降低，若CPU未能从高速缓

29、存中取得所需信息，就必须重新到内存中查找，并将找到的信息重新调入高速缓存，以备后用，这显然也降低了CPU的工作效率。,2.Cache的基本结构（1）全相联Cache，当请求数据时，Cache控制器把请求地址与所有地址加以比较。（2）直接映像Cache，把主存分成若干页（快），每一页与Cache的大小相同，Tag中保存着页号。利于快速查找。（3）组相联Cache，使用多组直接映像的块，对于某个给定的索引号，允许有几个块位置，增加命中率。,3.替换算法 替换算法：新的主存页需要调入Cache，而Cache已没有空闲空间可用时，这时替换机构应根据某种算法指出应移去的块，再把新块调入。替换算法主要有：

30、（1）随机替换算法：随机发生器（2）先进先出算法（FIFO）：设置一个历史位（3）近期最少使用算法（LRU）：替换最近最少使用的块。（4）优化替换算法：,3.6 外部存储器,每个同心圆称为一个磁道。磁道从外向里顺次编号，最外层称为第0道。为了记录信息把每一个磁道又分成几个区段，称为扇区。磁盘读写时以扇区为基本单位。,使用时注意事项：不能划伤盘片，不能变形，不能受高温、受潮、不能靠近磁性物质,3.6.1 硬盘及硬盘驱动器,3.6 外部存储器,硬盘分类：（1）固定磁头：每条磁道上一个磁头。（2）活动磁头固定盘片：每个盘面上安装一个磁头。（3）活动磁头可换盘片磁盘机不但磁头可移动，而且盘片也由一片或

31、多片磁盘构成盘盒或盘组形式，用户可方便地将它们从磁盘机上卸下或装上。2.硬盘驱动器 硬盘驱动器（HDD）又称磁盘机，是独立于主机的，用来完成对硬盘的读/写工作。活动磁头可换盘片磁盘机的基本结构由5部分组成：主轴系统、数据转换系统、磁头驱动和定位系统、空气净化系统和接口电路。,3.硬盘控制器 硬盘控制器是主机与硬盘驱动器之间的接口，作用是接受主机发送的命令和数据，并转换成驱动器的控制命令和驱动器可以接受的数据格式，以控制驱动器的读/写操作。一般来说，一个硬盘控制器组成如图3-15所示。,4.硬盘驱动器接口 目前的硬盘驱动器接口有IDE、EIDE和SCSI等。（1）IDE接口：IDE（Integr

32、ated Drive Electronics）集成驱动器电子部件，在硬盘适配器中不再有独立的控制器部分，也称IDE接口为ATA接口（AT嵌入式接口）。（2）EIDE标准：IDE标准只能管理不超过528MB的硬盘存储容量，在Pentium系列计算机主板上就配有EIDE接口，用户不必再买单独的适配卡。（3）SCSI接口：SCSI（Small Computer System Interface），可提供大量、快速的数据传输，适用于硬盘、扫描仪、CD-ROM驱动器及打印机等的连接。,3.6.2 光盘存储器1.概述 光盘是指利用激光能量集中的特点，以光学方式进行信息读/写的圆盘。光存储技术：用激光在某种

33、介质上写入信息，然后再利用激光读出信息的技术。磁光存储：利用激光在磁记录介质上存储信息。光盘片一般采用丙烯树脂，在盘片上溅射碲合金薄膜或涂上其他物质。光盘在写入信息时是一次性的，永久保存在盘片上。光盘容量：CD-R，700MB/80min DVD-R,4.7GB/120min,2.光盘存储器的种类从读/写方式上主要有以下几种：（1）只读型光盘（CD-ROM）光盘的信息量由生产厂家一次制成，光盘出厂后用户只能读取其上的数据或程序，而不能写入修改。光盘的存储容量一般为650MB760MB，可存放约70分钟的动态声像。（2）只写一次型光盘（WORM）光盘可由用户写入信息，写入后可以多次读出，但只能写

34、一次，而且信息写入后不能修改。（3）可擦写型光盘 可重复读/写。,3.光盘驱动器（1）光盘驱动器的读/写原理 利用激光束在记录表面上存储信息的。光盘的读/写原理有形变、相变和磁光存储等。（2）光盘驱动器的基本组成 光盘数据存放在连续的螺旋型轨道上。当激光束扫描光盘的轨道时，利用光学反射原理，通过相应的传感器将光学信号转换成数字信息，再由主机将光盘内容读出。,作业：,一般C CD，故每次数据读出后，C上的电荷经CD释放，信息被破坏，所以每次数据读出后，要重新恢复C上的电荷量。即使无“读操作”，电荷泄漏也会造成信息丢失。为了保持DRAM电容C中信息(电荷)，需周期性地不断充电，这一过程称为刷新。刷

35、新周期通常为2ms8ms。,读-修改-写时序 存储器中设计有读-修改-写周期，它基本上是读/写周期的组合。页模式周期 在该模式下，行地址选通信号不变，但其脉冲宽度有一个最大限度,可连续扫描有限个列。在页模式操作时，可实现读、写及读-修改-写操作。,刷新周期 在刷新期间列地址选通信号无效，只是通过执行行地址有效，选中存储矩阵中的一行单元，将其内容分别读至相应的内部读出放大器后又重新写回单元。PD424256 内部的所有单元以行逐一进行一次刷新，刷新周期为8ms。,3.高速RAM 在DRAM上进行改进:通过缩短延迟和提高带宽来提高系统性能。,异步存取基于预测增加带宽技术的DRAM 1附加电路：地址

36、多路转换电路、地址选通、刷新逻辑以及读写控制逻辑等。2增加额外逻辑电路。可以提高单位时间内的数据流量。,包括:快速页模式FPM，对应的存储器称为FPM-DRAM 扩展数据输出EDO，对应的存储器称为EDO-DRAM。,DRAM,(1)FPM模式：通常在DRAM阵列中读取一个单元时，首先提供一个行地址信号有效，然后通过周期性的列信号实现多个列存取。多数情况下，要存取的数据在RAM中是连续的。一页指DRAM芯片一行存储单元中的一个2048位片段，增加了快速页读/写操作来缩短页模式周期。,(2)EDO模式：增加了超页读/写以及超页读-修改-写等操作，即利用地址预测，可在当前读写周期中启动下一个存取单

37、元的读写周期，进而在宏观上缩短了地址选择的时间。还可在EDO技术上引入突发模式，即假定若干后续地址进行预取操作。,2)同步DRAMSDRAM 同步是指将CPU和RAM通过同一个系统时钟的控制，SDRAM能够把地址、控制和数据信号锁定起来，经过指定的时钟数后，CPU可以直接从数据线上获得所需数据。由于不再需要监视数据的存取过程，一些具有乱序执行功能的高性能CPU能够在等待存取数据时完成其他一些工作。,SDRAM基于多存储体结构，内含2或4个交错的存储阵列体(BANK)。当CPU从一个存储阵列体访问数据的同时，另一个存储阵列体已准备好读写数据。通过存储阵列体的切换，读取效率可得到成倍提高。,SDR

38、AM芯片还支持突发传输模式：即当第一个列地址输入之后，芯片内部自动产生下面若干(2、4、8或FP全页)连续的列地址，从而可以快速预取后续地址的数据。,1)突发数据长度可通过修改突发计数器的对应寄存器设定。SDRAM与支持突发模式的高速缓存相配合可以有效地提高系统的性能。2)SDRAM器件在“全页”方式时，只在时钟脉冲的上升沿对行地址选通信号及其有关的控制信号进行采样，即RAS信号仅需持续一个时钟周期，呈现为一窄脉冲。而传统的DRAM常要求RAS信号在整个操作过程中始终保持有效。,SDRAM通常支持两种刷新方式：1)自动刷新(Auto-efresh)为标准方式，当CKE有效且时钟允许时进行。2)

39、自刷新(Self-efresh)。当芯片处于低功耗情况(CKE及时钟禁止)时芯片自行刷新。,SDRAM有两项速度指标延迟(Latency)时间和最大带宽(Bandwidth)对系统性能产生影响。1)延迟时间：是指当高速缓存没有命中时，从CPU发出读数据请求到取回数据所需要经过的时间。2)最大带宽:是指高速缓存在CPU读数时利用突发模式取回相邻地址的数据的最快速度。,在BIOS中设置的“7-1-1-1”或“5-2-2-2”,其中的7或5是以总线时钟数表示的延迟，1或2是突发模式下传输一次数据需要的时钟数。由于SDRAM内存条具有64位的数据传输通道，因此在100MHz总线频率下，理论上SDRAM

40、能达到的最大传输速率为800MB/s。,3)基于协议的DRDRAMDirect Rambus DRAM DRDRAM把地址线和部分控制线合并成一组命令线，这些引脚没有固定的功能，而是传输按照协议规定的各种命令，包括指定行列地址、切换内部状态等命令。当芯片容量不断提升时，传统DRAM需要增加越来越多的I/O引脚，从而增加芯片的制造难度和成本，而基于协议的DRAM只需对命令进行扩充就可达到扩大容量的目的。,4.1.3 ROM芯片的结构、工作原理及典型产品,ROM又称固定存储器或永久存储器。,ROM结构框图由三部分组成：,N1结构N4结构N8结构,1.接收CPU的地址信号2.存储器控制信号CS*CE

41、*,ROM读操作时OE有效，不读时呈高阻态。,二进制,ROM中的存储矩阵中基本存储电路由单向选择开关组成。单向导通的选择开关是指连接于行选择信号线和列选择信号线之间的耦合元件。可采用二极管、双极型三极管或MOS三极管作为单向导通的选择开关。,4.1.4 闪速存储器(Flash Memory),简称闪存，可以快速写入，掉电后信息又不会丢失的新型EPROM。,闪存首先由Intel公司开发，采用非挥发性存储技术，能够在线擦除和重写，掉电后信息可保持10年。闪存的编程方法与E2PROM相同。擦除时，将栅极接地，源极接正电压，使浮栅中的电子泄漏，达到擦除的目的。由于所有的源极是接在一起的，所以闪存不能按

42、字节擦除。闪存既具有非易失性、高存取速度、可读又可写，具有集成度高、价格低、耗电少等优点。,按块或整个芯片,RAM,闪存主要用来构成移动闪存盘(U盘)、大量用于便携式计算机、数码相机、MP3等设备中，如MMC（Multmedia Card）卡、CF（Compact Flash）卡、SD（Secure Digital Card）卡等。闪存芯片也被用作内存，用于内容不经常改变且对写入时间要求不高的场合，如微型机的BIOS，IC卡的数据记录单元等。,按块存取信息,有加密功能,小结：内存1 半导体存储器按存取信息的功能分为：RAM（SRAM和DRAM）、ROM（PROM、EPROM、EEPROM和Fl

43、ashM）。2 半导体存储器按材料分为：MOS型（ROM、DRAM及SRAM）、双极型SRAM。3 Cache：双极型存储器，容量小。CPU执行程序时先到 Cache中取指令和存取数据，若未命中才访问内存。4 存储器按照和CPU的位置关系分为4级：5 内存储器的性能指标6 SRAM：MN，存储1位的基本存储电路由R-S触发器。DRAM：基本存储电路用MOS管栅和源极之间的电容C来存7 刷新：保持电容C中信息，需周期性地充电，为2ms8ms。8 高速RAM：在DRAM上缩短延迟和提高带宽。异步DRAM、SDRAM9 ROM：由单向选择开关组成。10闪存：快速写入（RAM），掉电信息不丢失EPRO

44、M按块/整。,慢/容量大/功耗小，内存,快/容量小,4.2 半导体存储器接口的基本技术4.2.1 8088/8086系统中的内存储器接口,1.SRAM、ROM存储器芯片与8088 CPU总线的连接分析：1）SRAM、ROM存储器芯片(组)容量：MN 2）8088 CPU外部数据总线：3）相连时，8位的数据总线一一对应相连接。,A,I/O的D,8位,WE*、OE*,OE*,RD*WR*,例4.1 设有UVEPROM单片容量为8K8位，SRAM单片容量也为8K8位，试将它们与8088CPU相连，形成32KB的存储器即16KBROM容量和16KB RAM容量的存储器。,分析：1）UVEPROM单片容

45、量为8K8位，需2片。2）SRAM单片容量为8K8位，需2片。3）8088 CPU的AB：20条；外部数据总线：8条4）相连时，数据线、低13条地址线一一对应。高7位地址总线的A13/14用于片选：4片4个CE*。CPU的A13/14分别接两个输入端，A15A19及IO/M*信号连接控制端。5）UVEPROM的OE*与CPUD的RD*相连接。6）RAM的WE*与CPU的WR*相连接。,I/O,A：13,74LS139,图中A15A19均为低电平有效，故可写出4个芯片的地址域：RAM1：00000H01FFFH=0001 1111 1111 1111B RAM2：02000H03FFFH=001

46、1 1111 1111 1111B ROM1：04000H05FFFH=0101 1111 1111 1111B ROM2：06000H07FFFH=0111 1111 1111 1111B,13位即A0A12,A14、A13,接Y3*,例4.2 试将2817A E2PROM及6116 SRAM芯片与8088 CPU相连，组成8K8的ROM及8K8的RAM存储器。分析：2817A及6116的单片容量都为：2K8位。即系统共需8片2K8的芯片，可用地址总线A11A13进行3-8译码，采用74LS138译码器，译码控制信号、E3分别由A14A19及IO/信号控制，如图4.22所示。,2.SRAM以

47、及ROM芯片与8086 CPU总线的连线分析：1）SRAM、ROM存储器芯片(组)容量：MN2）8086 CPU外部数据总线：,3）8086CPU地址总线共20位，可寻址1MB存储空间被分成两个512K*8位的存储体，其中：偶体的8位D与系统的低8位(D0D7)相连，偶体用A0=0作为CS*。奇体的8位D与系统的高8位(D8D15)相连，奇体用BHE*=0作为CS*。,A,I/O,16位,例4.3 设有8KB SRAM，组成8086CPU的32KB存储空间，要求地址域为F8000HFBFFFH和FC000HFFFFFH，试画出SRAM与CPU的连线。,分析：1）需4片，设为RAM1、RAM2、

48、RAM3、RAM4。2）32KB CPU分奇体和偶体，各16KB。其中：RAM1、3属偶体，数据线与CPU的低8位连，A0为片选。RAM2、4属奇体，数据线与CPU的高8位连，BHE*=0为片选。3）RAM1、RAM2应有相同的片选信号，共同组成一个16KB=8K16位的存储空间，称为一个芯片组。4）同理，RAM3和RAM4也应有相同的片选信号，组成另一个8K16位的芯片组。,13条A,8条I/O的D,A1A12,要求地址域为F8000HFBFFFH(16KB)和FC000HFFFFFH(16KB)8000HBFFFH=1000 0000000000001011 1111 1111 1111B

49、C000HFFFFH=1100 0000000000001111 1111 1111 1111B,4个SRAM片的片内地址线各13位(A0A12)，分别与CPU的A1A13一一对应相连。A15A19：置1M/IO*：置1,15位：A14、A13A1、A0,4.2.2 动态存储器的连接刷新时注意：1）存储器不与外部数据总线相连。2）刷新是按行进行的。,不与CPU交换信息只是内部的刷新,例：用4K1位DRAM芯片组成一个8K8位的存储体。分析：1）每8片构成一个4K8位芯片组，需2组，共16片。2）读/写周期中，首先选中芯片组中的一个（IO/M*及片选地址信号A12控制），其次片内CE*、R/W*

50、控制对被选中的8片存储单元进行读/写。3）刷新周期中，首先选中两个芯片组（IO/M*及刷新命令的共同控制下），其次当CPU发出一个刷新命令时，在刷新行地址信号选通下，整个存储器所有16片芯片中的同一行同时被刷新，列地址处于高阻态。即16个芯片的刷新次数同单片的刷新次数。,对于刷新次数：4K1位DRAM芯片的存储矩阵排列为64行64列，只要在2ms内将所有64行轮流刷新一遍即可。,6+6,根据CPU及DRAM的型号不同，刷新方式也不同，常有3种：(1)定时集中刷新。对所有基本存储电路逐行顺序地刷新，刷新期间不能进行读/写操作，刷新结束后再开始工作周期。如对3232的存储矩阵进行刷新，读/写周期为