电子技术综合实验课程设计-智力竞赛抢答器.docx

《电子技术综合实验课程设计-智力竞赛抢答器.docx》由会员分享，可在线阅读，更多相关《电子技术综合实验课程设计-智力竞赛抢答器.docx（19页珍藏版）》请在课桌文档上搜索。

1、华州之力士学课程设计（综合实验）报告（20122013年度第一学期）名称：电子技术综合实验题目：智力竞赛抢答器院系：电气与电子工程学院班级：通信1103学号：1111210322学生姓名：XXX指导教师：XXX设计周数：1周成绩：日期：20XX年1月2日目录设计任务书一、综合实验的目的与要求二、设计框图及电路系统概述三、各单元电路的设计方案及原理说明、参数计算四、调试过程及结果分析五、设计、安装及调试中的体会六、参考文献华，匕电力大考课程设计（综合实验）报告电子技术综合实验任务书一、目的与要求1 .目的1.1 综合实验是教学中必不可少的重要环节，通过课程设计巩固、深化和扩展学生的理论知识与初步

2、的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。1.2 注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。1. 3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。2. 4提高学生运用所学的理论知识和技能解决实际问题的能力及其基本工程素质。2.要求2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。2. 2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研课程设计中所遇到的问题，培养自己分析、解决问题的能力。2. 3进一步熟悉常用电子器件的类型和特性，掌握合理选

3、用的原则。2. 4学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。2. 5学会撰写综合实验总结报告。2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。3. 7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。二、主要内容共有8个既有学习价值又有一定的实用性和趣味性的设计课题，学生根据自身情况自由选择其中之一。1 .移位寄存器型彩灯控制器2 .智力竞赛抢答

4、器3 .电子拔河游戏机4 .交通信号灯控制器5 .数字电子钟6 .电子密码锁7 .电子秒表8 .数字电子钟（硬件）三、进度计划序号设计（实验）内容完成时间备注1设计内容讲解、学习资料查找方法半天2发放材料、清点材料、熟悉各种元器件半天3查找资料、设计电路、绘制总体电路草图1天4电路组装并调试或在Multisim上绘制电路图、仿真并调试2天5验收、撰写实验报告1天四、设计（实验）成果要求L学生根据所选课题的任务、要求和条件进行总体方案的设计，通过论证与选择，确定总体方案；然后对方案中单元电路进行选择和设计计算；最后画出总体电路图。2 .预设计经指导教师审查通过后，学生即可向实验室领取所需元器件等

5、材料，在面包板上组装、调试电路，使之达到设计指标要求。3 .在MUltiSiIn软件平台上学生可直接设计、仿真和实现，直至达到设计要求。五、考核方式4 合以下指标评定课程设计总成绩：优、良、中、及格和不及格。1 .设计方案的正确性与合理性；2 .实验动手能力（安装工艺水平、调试中分析解决问题的能力以及创新精神等）；3 .总结报告；4 .答辩情况（课题的论述和回答问题的情况）；5 .设计过程中的学习态度、工作作风和科学精神。学生姓名：指导教师：年月日一、课程设计（综合实验）的目的与要求1 .设计任务与要求设计制作一个可容纳六组参赛队的智力竞赛抢答器，每组设置一个抢答按钮供抢答者使用。设置一个“系

6、统复位”按钮和一个“抢答开始命令”按钮供主持人使用。电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出“抢答开始命令”后，若参赛者按下抢答按钮，就显示最先抢答者的组号，指示抢答有效，并以声音警示。若系统复位但未发“抢答开始命令”，参赛者就按下抢答按钮，也显示抢答者的组号，但指示抢答无效，并以声音警示。要求确定第一个输入的抢答信号，并保持该信号不变，同时使后输入的信号无效。在发出“抢答开始命令”后开始计时，经过规定的抢答时间后若没有人抢答，就发出“抢答时间到”信号，以声光警示，并锁定输入电路使各路抢答信号无法再输入。设置计分电路，开始时每组预置为100分或其它，答对一次加10分，答错

7、减10分。二、设计框图及电路系统概述2 .电路功能描述LI开始竞赛时主持人先预置每组100分（按两下空格）2.2 主持人按下准备抢答按钮，宣布准备抢答。2.3 在此期间不允许抢答，如果有违章抢答，抢答失效红灯亮，无效蜂鸣器响并显示组号，相当于警告，并重新执行L2。若无违章抢答，则进行L4。L4主持人按下开始抢答按钮，宣布开始抢答。1.5选手可以开始抢答，按下开关，此时显示抢到答题权的参赛队组号。L6主持人根据选手回答情况，选择加10分或者减10分（按两次A或B）。1.7每次新一轮抢答注意开关归位。2.设计方案本实验需要设计能容纳六组的智力竞赛抢答器，这六组在电路结构上是基本一样的，所以我的思路

8、是先按要求设计出一组抢答器的电路，再以此类推类比出其余五组电路。在结构上电路主要包括6部分，根据需要我将其分为下面这几个部分：主持人控制电路，选手控制电路，选手抢答显示电路，选手抢答有效指示电路，计时电路，计分电路。设计思路框图如下：（箭头指向被控制方）设计的电路支路简图如下:SC5SC6三、各单元电路的设计方案及原理说明、参数计算1 .主持人控制电路该电路由主持人控制，设置个准备抢答开关（系统复位开关），个抢答开始开关，一个置100分的按钮，一个加10分按钮，一个减10分按钮。（在这个实验里面计时部分我用到的六个开关其实相当于一个开关的功能）设计的这个电路的初始置100分是利用同步可逆十进制

9、计数器芯片74LS192D的置数功能来实现的。准备抢答开关负责将具有清零端的元件清零复位，抢答开始开关负责控制是否开始抢答。加1 0分XIO分的始置1 0 0诚=空格*着抢答7 广 r-C2 .选手控制电路参赛队在主持人下达了“开始抢答命令”后可以按下抢答器按钮进行抢答。后面用到的优先编码器74LS148,输入低电平有效。3 .选手抢答显示电路每条抢答电路用一个二输入与门与一个D触发器构成。每名选手对应一个开关，开关一端与其后的二输入与门一端相连，利用六个D触发器的输出端非Q进行六与门运算后再经过一个RS锁存器与每个选手输入开关处的与门电路的另一输入端相连，构成反馈电路，实现锁存功能。每个与门

10、的输出端与其所在电路的D触发器的CLK端相连，D触发器的D输入端接入高电平“I六个D触发器与RS锁存器经过复位后，其输出端Q为低电平“0”，非Q则为“1”，经过六与门运算后输出为“1”，然后将输出信号接入RS锁存器的PR端，由于PR端低电平有效，所以此时PR端无效。RS锁存器输出Q为“0”，与与门相连的一个输入端即非Q此时为“I”。当任意一名选手按下开关后，则其所在电路的与门电路两输入端都为“1”，产生一个上升沿，D端与高电平相连，因此D触发器输出Q跳变为“1”。这时，与六个非Q相连的六输入与门的输出端变为低电平“0”，RS锁存器PR端置位有效，输出端Q变为“1”，非Q为“0”，并将此状态锁存

11、，通过连接信号反馈到六个与门的一个输入端，此时，不管六个与门另一个输入信号是高电平还是低电平与门输出都是低电平，六个D触发器不会获得有效脉冲信号，电路状态不会再改变。可以找到最先抢答的选手，并使其他抢答选手的信号封锁。得到抢答选手的信号后，通过优先编码器74LS148将有有效信号的电路的信号译成编码，通过七段译码管显示出来。为使在无信号输入时译码管显示“0”，关键在于D7的连接，将RS锁存器非Q输出端通过一个非门与D7相连，没有选手抢答的时候，非Q端输出“1”，经过非门输入D7为“0”，正好可以使数码管显示“0”。4 .选手抢答无效指示电路利用D触发器，其CLK端与六与门输出以及一个非门相连，

12、实现当有选手抢答时产生一个正脉冲，使状态锁存。D输入端与抢答开始开关相连，输出利用灯光警示。设计的关键在于在没有选手抢答的时候，抢答无效的灯光不能常亮着，所以抢答无效部分接入电路时，要与D触发器的CLK端相连，做到当有选手抢答的时候与门一端为“1”，无选手抢答时与门输出总为“0”。有效输出与D触发器的Q输出端相连。当开始抢答为“0”时，有选手抢答输出为“0”，当开始抢答为“I”时，有选手抢答输出为“I”。5 .计时电路这里使用一个74LS160芯片组成一个十进制计数器，使反馈清零信号经过一个RS锁存器将清零信号锁存，在计时结束后就可以封锁选手的抢答，也可以使计时电路在计时结束后停止，不会无限循

13、环下去。74LS160芯片的清零端与三路信号有关，分别是选手抢答信号，计数锁存器非Q端输出和抢答开始开关。当任意一个输出为O时计数器清零。可以得到当在规定时间内有人抢答时，选手抢答信号为“0”此时计数器清0。当一个计数周期内无人抢答的时候，锁存器时钟端得到一个高电平脉冲，Q输出“I”，非Q输出“0”，锁存状态，计数器清零。当抢答开始为“0”时，计数器也在清零状态。其中，锁存器反馈的信号除了反馈到与门给清零端之外，还反馈到抢答电路，也就是说一但时间到，抢答电路就被封存了，选手即使再输入信号也不会显示。6 .计分电路计分电路基本是个比较独立的部分，每个计分电路采用两片74LS192芯片实现，74L

14、S192是同步可逆十进制计数器。空格键控制预置100分的功能,预置后置于高电平,连接192芯片的置数端,ABCD端置高电平，首先抢答的选手将有效抢答信号输入到计分电路，与主持人控制的开关加10分和减10分，共同控制计分器的加分和减分。在这里因为74LS192芯片当CP+=1,CP-=1时减计数，其中CP+相当于图中的UP,加分同理CP-=I,CP+=I加计数。每次按完加分和减分后要匏位。三个数码电子管,其中最后一个一直保持0不用接。VCC四、调试过程及结果分析1 .开始竞赛时主持人先预置每组100分，按空格,注意真正开始的时候加减分数的时候，要将预置100分开关置于高电平。我刚开始计分的时候因

15、为只按了一次，所以按加减分键的时候怎么分数都不变化，因为74LS192芯片一直处于置位状态。2 .主持人按下准备抢答按钮，宣布准备抢答。在此期间不允许抢答，如果有违章抢答，抢答失效红灯亮，无效蜂鸣器响并显示组号，相当于警告。3 .主持人按下开始抢答按钮，宣布开始抢答。选手可以开始抢答，按下开关，此时显示抢到答题权的参赛队组号，抢答有效绿灯亮，有效蜂鸣器响。注意每次重新开始抢答的时候要复位各个开关，从头开始，还有连接电路的时候要注意默认的设置值，比如蜂鸣器，默认响声电压为9V,电路最高只有5V所以要修改一下电压。4 .按下抢答开始后，有两种情况会使抢答计时器停止计时，停止计时后是计时器是归零的，

16、第一种是当有选手在规定时间内抢答到题目的情况，第二种是在一个计时周期没有选手抢答，此时计时到时红灯亮，此时再有选手抢答也是无效的。5 .只有当选手抢答有效之后，主持人控制的加分和减分电路才会起作用，一次加分和减分都要将按钮按两次，因为74LS192芯片的加计数和减计数都是要由正负脉冲的配合来实现的。在这里，我的电路没有用唯一一个主持人控制“预置100分”，“加10分”，“减10分”按钮来实现，而是分别每个都用了三个开关，其实是可以合并的，这里的原理其实是一样的，因为我把每个预置100分按钮都用空格控制,加10分用A键控制,减10分用B键控制。每次按空格都是所有都控制到的，所以其实这里这么连没关

17、系。附注：图分别对应1,2,3,4,5项五、设计、安装及调试中的体会这次设计的智力竞赛抢答器可以给六人参加比赛使用，但是根据74LS148芯片的特点，该电路也可以拓展成八人的竞赛抢答器，也可以设计成小于六人的抢答器。通过仿真软件，电路基本能满足功能要求，比较稳定。电路设计的结构比较清晰，我认为成功之处在于把一个复杂的电路分块处理，大大简化了电路的设计。刚开始想要整体都连着设计，但是后来发现，整个电路可以分成四个部分，控制部分，抢答部分，计时部分，计分部分。所以我采用了分块设计的方法，先想出需要几个控制开关,先把开关放置好，再逐块弄好各个部分。我先设计的是抢答电路，而且最先是按没有有效无效输出设

18、计的，也就是最基本能显示出抢答选手号的电路。关键就在于如何能得到最先抢答者的组号，所以用到了D触发器和RS触发器实现锁存,当有一人抢答之后其余选手的抢答无效。之后又设计了有效无效抢答信号显示的电路，其中显示有效的部分我很快就做出来了，刚开始认为显示无效只要把有效取反就可以了，但是这个时候，当没有选手抢答的时候无效声光也会有响应，而实验中需要的是在有选手抢答并且抢答无效的时候才要表现无效声光，所以想到了需要把选手抢答信号的六与门输出用到。值得一提的是，关于7段数码显示管刚开始也出现了一些小小的问题，因为每次抢答开始后我的抢答组号显示的都是7,我想要每次CLR后显示0,于是我查找了它的功能表，发现

19、我需要让74LS148芯片的D7端在没有信号输入的时候为0,有信号输入的时候变为1,这点也是我电路调试过程中的小问题。设计抢答电路的时候还出现了另一个小问题，就是我的蜂鸣器怎么都不响，当初花了将近半小时解决这个问题，后来实在没有办法就问了问同学，一问才知道自己根本没注意到它默认的响应电压9V,直接拿来就用，对于一个最高电压只有5V的电路根本不会响，而且自己马虎的把接地端和接信号端弄反了，最后真正解决掉这个问题的时间只用了不到1分钟。这之后我设计的是计时电路，设计的问题倒是不大，但是要考虑的情况比较多，就是要让电路能在一个计时周期结束之后停止计时，第一次设计完的时候计时是停不下来的，后来改了很多

20、次才能让计时周期结束后计时停止。计时电路我认为是逻辑比较强的一部分，因为要考虑很多种情况，抢答开始开关按下开始计时，有选手在规定时间抢答要计时清零，一次计时结束要清零，如何能实现这些功能就是要点。最后设计的是计分电路，这个电路是所有设计中我感觉我设计的比较轻松的，只要能使加减分数按钮只对抢答到的选手的计分器有效就可以了，注意的是74LS192芯片的加计数和减计数的控制是利用脉冲和高电平配合的，还有要注意预置100分的按钮，每次按下后要再按上去，使其在置100分后位于高电平，否则就怎么按加减分按钮都是没用的，我就犯过这个错误。通过这次的实验，我感觉我得到了锻炼，平常使用仿真软件多半是按老师说的来

21、，这还是第一次由自己思考做出一个成品来，完成之后成就感还是比较大的。而且对于仿真软件的使用也更加熟悉了。有不会的地方自己参考书本，去网上搜索一些资料，实在不行的还可以询问老师和同学，这种自我学习的过程是种锻炼和提升。为以后毕业设计和工作积累了宝贵的经验。六、参考文献1主编董宏伟.数字电子技术实验指导书.中国电力出版社.20102主编李月乔.数字电子技术基础.中国电力出版社.2008附录（设计流程图、程序、表格、数据等）设计流程图总电路图所用到的芯片的介绍:D触发器IPR-ICLKIQ5IDTQ1-ICLRU15A74LS74DD触发器构成RS锁存器优先编码器74LS148U24O123467I

22、DdddddddE块岂dj74LS14BDDQnQn+1当CLK端为fQn+I=D000010101111上升沿D触发器状态转移真值表（PR端和CLR端省略）这个电路里利用到的原理是：当PR端输入为“0”时，输出Q为“1”，非Q为“0”当CLR端输入为“0”时，输出Q为“0”,非Q为“1”INPUTSOUTPUTSEl01234567A2AlAOGSEOHXXXXAXXXHHHHLHHHHHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHHH

23、LLHLHHHHHHHHHHLHSN74LS148FUNCTIONTABLE十进制可逆计数器74LS192U791：ii3.cB0r虻2_74LS192D输入工作模式加时钟减时钟VRPL上升沿HLH加计数器H上升沿LH减计数器H异步复位LL保持十进制计数器74LS160（这里的CLK是低电平脉冲有效）ENP二EXT4aT：-B匚DRSAC20-CLRyclk74LS160D输入输出注CLRLDENTENPCLKABCDQad+1Qbb-1Qcb1Qd1CO01111X0111XX10XXX1X0XTTXXxxxx000abcdabcdXXXX计数XXXX保持XXXX保持00清零置数七段显示译码器74X48这里用到的DCD-HEX是已经把显示功能封装好的，稍微有一点不同于74X48,但是功能表我放的是74X48的。DCDHEX输入DCBA输出F.FtF,F.F.FfFe字形0000000100100011010001010110Olll100010011111110011000011011011111001011001110110111011111111000011111111111011LDDJ-JCHL_cLIJ11JCD