数字电路期末考试题答案2.docx

《数字电路期末考试题答案2.docx》由会员分享，可在线阅读，更多相关《数字电路期末考试题答案2.docx（9页珍藏版）》请在课桌文档上搜索。

1、答复以下问题（20分）1 .(8A.25)i6=(10001010.00100101)(2)=138.14453125(=000100lll000.000101000100(8421BCD)2 .为公式化Fi法化阿叫婺表达式Y=ABD+BCD+ABD+ABDY=ABD+BCD+ABD+ABD=BD+BCD+ABD=B(D+CD+AD)=BD+BC+AB3 .试用（42）片256X16位的SRAM芯片，并选用（2-4线）译码器组成存储容量为1024X32位的RAM存储器。4 .A/D转换过程的四个步骤是（取样-保持-量化-编码）o5.写出以下图表达式，画出输出波形。CLKQ产=OIT QTI=Q

2、2 J Q产=QJ QTI=O41Q2Q3Q46.分别写出以下图Yl、Y2和Y3的最小项表达式。Y2=AW2ABC+ABCY3=A+ABC7.求下式的对偶式和反演式Y=A(BC+B(C+D)Y=ABC+B(C+D)Y=A+(B+C)(BCD)Y,=A+(B+C)(B+CD)二、解答以下问题(20分)1.用卡诺图化简逻辑函数并分别写出最简的“与非”式和“与或非”式。Y=m(1,3,7,9,11,12,14,15)+d(6)Y=CD+BD+ABDY=CDBDABDY=BD+AD+BCDY=BD+AD+BCD2.画出以下图电路输出波形，两个触发器均为边沿触发器。三、设计电路（20分）1 .用7416

3、0芯片和适当的门电路设计60进制计数器，要有进位输出端。CLKRdLDEPET工作状态X0XXX置零I10XX预置数X1101保持X11X0保持C=OII111计数2 .用双四选一数据选择器实现一位全减器电路。要写真值表和逻辑函数式,画电路图。设A、B为被减数和减数。olY2AlEOHr0 12 3 O H 2 3S1R1D1D1D1s2d2dl)2d2ABCiDCo0000000111010110110110010101001100011111D = ABC + ABC + ABC + ABC Co = A + ABC + ABCABCCi 一一10 12 3 O H 2 3 S11D1O1

4、D1S2D2DL)2D2IAAoY2D四、按照以下图用J-K触发器设计一个可控加减法计数器，要求写出状态方程，驱动方程和输出方程。不要求画电路图。（10分）0 0AQ2QiQ,1+l2Qn+,1YOOO010001100010110011001100111101000110010111100Q3+,=A-Q2Q1+AQ2Q1+AQ2Q1+AQ2Q1=(AQ+AQ)Q2+(AQ+AQ)Q?QjQY=AQ2Q1+AQ2Q1J2=AQ+AQ1J1=1K2=AQ1+AQ1K1=1五、答复以下问题（20分）1 .555定时器接成的电路如图，说出电路的名称，画出电路的输出波形,如果3个分压电阻都是5k欧姆

5、，写出回差电压的公式和值。正向阈值电压Vt+=23Vdd负向阈值电压Vt.=1/3Vdd回差电压Vt=Vt+-Vt=13Vdd2 .用PLA阵列设计一位全加器。要求写真值表，逻辑函数式，画阵列图。A、B为加数，Cl为低位进位，S为本位和，CO为高位进位。B CBC001Q5TT1110CO可编程或阵列itODOoo00) (-头- 可编程与阵列 JS C0S=m(l,2,4,7)=ABC+ABC+ABC+ABCCO=m(3,5,6,7)=AC+BC+AB六、以下图所示的电路是由二进制加法计数器、3线-8线译码器和S-R锁存器构成的一个宽度可调的脉冲发生器。1 .求S-R锁存器Q端输出波形（周期）是计数脉冲CLK周期的多少倍？画出S-R锁存器Q端的输出波形。2 .如果将S-R锁存器Q端输出波形周期减小一倍,应该如何调整电路连接？计数器的初始状态QzQiQo=OOO（10分）Y7IKY5IY4IY3IV2IY1IR 82SwZIS1IIS3加 RAFF2clkJ11LDL11L11_nLTL11_nmLQ0QlQzQRDISDQ输出是8分频周期是8倍如果改为4倍二SD接丫2二丫6，疏接Yo、Y4或断开Q2,SD接丫2，疏接YO